과도응답 향상기법을 적용한 DC-DC Buck-Boost 변환기 = DC-DC Buck-Boost Converter with Transient-response Enhancement Technique

국문 초록 (Abstract)

본 논문에서는 과도응답 향상기법을 적용한 DC-DC buck-boost 변환기를 제안한다. 부하전류가 급변하는 경우 DC-DC 변환기의 출력전압은 과도상태에 돌입하게 되며 일정한 정착시간(settling time) 후 기존에 설정한 출력전압 값으로 수렴하게 된다. 본 논문에서는 이러한 부하 과도 응답(load transient response) 의 정착시간을 줄이는 효율적인 기법에 관한 것이다.
제안하는 과도응답 향상기법은 주파수 보상회로를 구성하는 Gm amplifier 의 Gm 을 향상시킴으로써 과도응답의 정착시간을 줄인다. 제안하는 기법은 피드백 신호를 감지하여 출력전압 상태에 따라 Gm amplifier 의 출력전류를 증가하여 Gm 을 향상시킨다. 출력전류의 증가는 PWM 제어기가 부하전류 변화에 반응하는 것을 돕는다. 그 결과 DC-DC 변환기는 신속하게 듀티비를 조절하여 향상된 과도응답 특성을 달성한다.
본 논문에서 설계된 DC-DC buck-boost 변환기는 큰 부하전류 응용에 적합한 전류연속모드 및 PWM 제어방식을 사용한다. 또한 DC-DC 변환기의 negative feedback 동작을 위해 전류모드를 채택하였다. 폐루프 시스템의 DC 이득이 증가하고, 안정적 동작을 위한 충분한 위상 마진을 확보하기 위해 PI compensation 을 적용하였다. 뿐만 아니라 초기 스타트-업 구간 동안 돌입전류를 방지하기 위해 소프트 스타트-업 회로를 추가하였다. 해당 소프트 스타트-업 동작을 위해 외부 커패시터를 필요로 하지 않는 새로운 capacitor-sharing 방식을 제안한다. DC-DC 변환기 전력 스위치의 온-저항은 변환기의 효율을 저하시키는 주된 문제 중 하나인 전도손실(conduction loss) 를 최소화하기 위해 20[mohm] 이하로 설계되었다.
DC-DC buck-boost 변환기는 0.18um BCDMOS 공정으로 설계되었으며, 시뮬레이션 상 최고 효율은 VIN=3.3[V], VOUT=5.0[V], ILOAD=0.3[A] 조건에서 95.9[%] 이다.

다국어 초록 (Multilingual Abstract)

A DC-DC buck-boost converter with transient-response enhancement technique is presented in this thesis. When the load current abruptly changes, a DC-DC converter operates initially in the transient state and the output converges to the pre-defined value after certain settling time. The efficient way to reduce this settling time for load transient behavior is described in the paper.
By improving Gm value of the transconductance amplifier in the frequency compensation block, transient-response enhancement technique is suggested to decrease the settling time. The output current of the transconductance amplifier can be increased according to the state of the converter output, which is achieved through monitoring the feedback signal. This enhanced feature helps PWM controller respond to a load current change, which makes it possible for DC-DC converter to swiftly control the duty ratio. In the designed DC-DC buck-boost converter, continuous-current mode and PWM schemes are utilized suitable for large load current applications. Current-mode control is included for the construction of the negative feedback operations of DC-DC converter. The PI compensation is applied in order to increase DC gain of the closed-loop system and achieve phase margin enough for stable operations. The soft start-up circuit is also incorporated to prevent the in-rush current during start-up time, where novel capacitor-sharing scheme is suggested without the need of external capacitor components. On-resistance of power switches can be made smaller than 20[mohm] to minimize conduction loss that is one of the main problems to degrade the power efficiency of the converter. The DC-DC converter is implemented with 0.18um BCDMOS process. The peak efficiency is 95.9[%] when VIN=3.3[V], VOUT=5.0[V], and ILOAD=0.3[A] in simulation.

목차 (Table of Contents)

• 국 문 초 록
• 목 차 i
• 그 림 목 차 iv
• 표 목 차 vii
• 제 1 장 서 론 1
• 제 2 장 DC-DC 변환기의 기본 이론 4
• 제 1 절 DC-DC 변환기의 개념 및 종류 4
• 제 2 절 Buck-Boost 변환기의 동작원리 6
• 1. 정상상태 분석 및 주요 관계식 6
• 제 3 절 동기식 모드 및 비동기식 모드 9
• 제 4 절 전류 연속 모드 및 전류 불연속 모드 12
• 제 5 절 스위치 제어 방법 14
• 제 6 절 전압모드 및 전류모드 16
• 제 7 절 소프트 스타트-업 22
• 1. 소프트 스타트-업 회로의 필요성 22
• 2. 소프트 스타트-업 회로 23
• 제 8 절 DC-DC 변환기의 과도응답 24
• 1. 기본 개념 및 과도응답 향상 필요성 24
• 2. 과도응답에 영향을 주는 요인 26
• 3. 기존 과도응답 향상기법 28
• 제 3 장 과도응답 향상기법이 적용된 DC-DC 벅-부스트 변환기 33
• 제 1 절 DC-DC 벅-부스트 변환기의 전체 구조 33
• 제 2 절 제안하는 과도응답 향상회로 36
• 1. 개념 및 구조 36
• 2. 동작 원리 39
• 3. 시뮬레이션 48
• 제 3 절 구성 블록 설계 52
• 1. 보상 회로 52
• 2. 커패시터 공유 방식의 소프트 스타트-업 회로 56
• 3. 전류 감지 회로 60
• 4. PWM 제어 회로 64
• 5. 기준 클락 및 램프 생성 회로 67
• 6. 밴드갭 기준전압 발생 회로 70
• 제 4 절 DC-DC 벅-부스트 변환기의 시뮬레이션 결과 73
• 1. 선 전압 변동률(Line Regulation) 73
• 2. 부하 변동률(Load Regulation) 75
• 3. 효율 77
• 4. DC-DC 변환기 성능 요약 78
• 제 4 장 IC 제작 및 측정결과 79
• 제 1 절 Layout 결과 79
• 제 2 절 측정 결과 81
• 1. DC-DC buck-boost 변환기의 기본 동작 81
• 제 5 장 결론 85
• 참 고 문 헌 86
• ABSTRACTS 92
• 감사의 글 94