RISS 학술연구정보서비스

검색
다국어 입력

http://chineseinput.net/에서 pinyin(병음)방식으로 중국어를 변환할 수 있습니다.

변환된 중국어를 복사하여 사용하시면 됩니다.

예시)
  • 中文 을 입력하시려면 zhongwen을 입력하시고 space를누르시면됩니다.
  • 北京 을 입력하시려면 beijing을 입력하시고 space를 누르시면 됩니다.
닫기
    인기검색어 순위 펼치기

    RISS 인기검색어

      KCI등재

      이상적인 이중-게이트 벌크 FinFET의 전기적 특성고찰 = Study on Electrical Characteristics of Ideal Double-Gate Bulk FinFETs

      한글로보기

      https://www.riss.kr/link?id=A104288589

      • 0

        상세조회
      • 0

        다운로드
      서지정보 열기
      • 내보내기
      • 내책장담기
      • 공유하기
      • 오류접수

      부가정보

      다국어 초록 (Multilingual Abstract)

      3-dimensional(3-D) simulations of ideal double-gate bulk FinFET were performed extensively and the electrical characteristics were analyzed. In 3-D device simulation, we changed gate length(Lg), height(Hg), and channel doping concentration(Nb) to see ...

      3-dimensional(3-D) simulations of ideal double-gate bulk FinFET were performed extensively and the electrical characteristics were analyzed. In 3-D device simulation, we changed gate length(Lg), height(Hg), and channel doping concentration(Nb) to see the behaviors of the threshold voltage(Vth), DIBL(drain induced barrier lowering), and SS(subthreshold swing) with source/drain junction depth(xjSDE). When the Hg is changed from 30 nm to 45 nm, the variation gives a little change in Vth(less than 20 mV). The DIBL and SS were degraded rapidly as the xjSDE is deeper than Hg at low fin body doping(1×1016 cm-3 ∼ 1×1017 cm-3). By adopting local doping at ∼10 nm under the Hg, the degradation could be suppressed significantly. The local doping also alleviated Vth lowering by the shallower xjSDE than Hg at low fin body doping.

      더보기

      국문 초록 (Abstract)

      이상적인(ideal) 이중-게이트(double-gate) 벌크(bulk) FinFET의 3차원(3-D) 시뮬레이션을 수행하여 전기적 특성들을 분석하였다. 3차원 시뮬레이터를 이용하여, 게이트 길이(Lg)와 높이(Hg), 핀 바디(fin b...

      이상적인(ideal) 이중-게이트(double-gate) 벌크(bulk) FinFET의 3차원(3-D) 시뮬레이션을 수행하여 전기적 특성들을 분석하였다. 3차원 시뮬레이터를 이용하여, 게이트 길이(Lg)와 높이(Hg), 핀 바디(fin body)의 도핑농도(Nb)를 변화 시키면서 소스/드레인 접합 깊이(xjSDE)에 따른 문턱전압(Vth), 문턱전압 변화량(△Vth), DIBL(drain induced barrier lowering), SS(subthreshold swing)의 특성들을 살펴보았다. 게이트 높이가 35 nm인 소자에서 소스/드레인 접합 깊이(25 nm, 35 nm, 45 nm) 변화에 따라, 각각의 문턱전압을 기준으로 게이트 높이가 30 nm∼45 nm로 변화 될 때, 문턱전압변화량은 20 mV 이하로 그 변화량이 매우 적음을 알 수 있었다. 낮은 핀 바디 도핑농도(1×1016 cm-3 ~ 1×1017 cm-3)에서, 소스/드레인 접합 깊이가 게이트전극보다 깊어질수록 DIBL과 SS는 급격히 나빠지는 것을 볼 수 있었고, 이러한 특성저하들은 Hg 아래의 ∼10 nm 위치에 국소(local) 도핑을 함으로써 개선시킬 수 있었다. 또한 local 도핑으로 소스/드레인 접합 깊이가 얕아질수록 문턱전압이 떨어지는 것을 개선시킬 수 있었다.

      더보기

      동일학술지(권/호) 다른 논문

      분석정보

      View

      상세정보조회

      0

      Usage

      원문다운로드

      0

      대출신청

      0

      복사신청

      0

      EDDS신청

      0

      동일 주제 내 활용도 TOP

      더보기

      주제

      연도별 연구동향

      연도별 활용동향

      연관논문

      연구자 네트워크맵

      공동연구자 (7)

      유사연구자 (20) 활용도상위20명

      인용정보 인용지수 설명보기

      학술지 이력

      학술지 이력
      연월일 이력구분 이력상세 등재구분
      2014-01-21 학회명변경 영문명 : The Institute Of Electronics Engineers Of Korea -> The Institute of Electronics and Information Engineers
      2012-09-01 평가 학술지 통합(등재유지)
      2011-01-01 평가 등재학술지 유지(등재유지) KCI등재
      2009-01-01 평가 등재학술지 유지(등재유지) KCI등재
      2007-10-04 학술지명변경 한글명 : 전자공학회논문지 - SD</br>외국어명 : SemiconductorandDevices KCI등재
      2007-01-01 평가 등재학술지 유지(등재유지) KCI등재
      2005-01-01 평가 등재학술지 유지(등재유지) KCI등재
      2002-07-01 평가 등재학술지 선정(등재후보2차) KCI등재
      2000-01-01 평가 등재후보학술지 선정(신규평가) KCI등재후보
      더보기

      이 자료와 함께 이용한 RISS 자료

      나만을 위한 추천자료

      해외이동버튼