실시간 비디오 통신에 적합한 새로운 이진 블록 정합 알고리즘 및 VLSI 설계에 관한 연구 = A Study on the VLSI design of Novel Binary Block Matching Algorithm for Real Time Video Communication

다국어 초록 (Multilingual Abstract)

This paper presents novel binary block matching algorithm, called BCBM(Bit Converted Binary Block Matching). Proposed algorithm has performance closed to the FA by Boolean only block matching that may be very efficiently implemented in hardware for real time video communication. Simulation results show that the PSNR of the proposed algorithm is about 0.02dB loss than FA but is about 0.96～2.02dB gain than fast search algorithm and conventional Boolean matching algorithm. In the VLSI implementation, the proposed architecture is based on the two dimension systolic array. The designed PE(Processing Element) operates faster about 5-8[ns] and need less about 30～300 gate than conventional processing element using SAD criterion. The VLSI architecture of proposed motion estimator avoids using local memory(SRAM) so that it can remove the time overhead for accessing the local memory and achieve the low fabrication cost.

국문 초록 (Abstract)

본 논문에서는 하드웨어 구현이 용이하고 움직임 추정을 고속으로 수행 할 수 있는 새로운 BCBBM 움직임 추정 알고리즘을 제안한다. BCBBM 알고리즘은 움직임 추정시 필요한 연산을 이진 연산으로만 수행하면서 전역 탐색에 근접한 성능을 나타낸다. BCBBM 알고리즘의 PSNR 성능은 전역 탐색 알고리즘보다 약 0.02dB 떨어지지만, 고속 탐색 알고리즘 및 기존의 이진 연산 알고리즘 보다 0.6～1.41dB 정도 우수함을 실험을 통해 확인하였다. 제안된 알고리즘의 하드웨어 구현은 이차원 시스톨릭 어레이 구조를 기반으로 하였다. 본 논문에서 설계한 PE는 SAD를 기반으로하는 기존의 PE 보다 5～8[ns] 정도 빠르게 동작하고 게이트는 30～300개 정도 적게 소요됨을 확인하였다. 또한 국부 메모리(SRAM)을 사용하지 않고 시프트 레지스터를 사용하여 설계하므로서 부가적인 메모리 엑세스 시간을 줄일 수 있고 고가의 메모리 공정 없이 칩을 제작할 수 있도록 하였다.

참고문헌 (Reference)

1 "Video Codec Design" John Wiley & Sons Ltd 2002.

2 "VLSI architecture for block matching motion estimation algorithm" C. H. Hseih and T. P. Lin 2 : 169-175,

3 "VLSI Architectures for block matching algorithms using systolic arrays" 6 (6): 67-73, Feb.1996

4 "VLSI Architecture for Fast Motion Estimation Based on Bit-Plane Matching" 37 (37): 934-944, Dec.2000

5 "Motion estimation by pre-coded image plane matching" 2 : 347-350, Sept.2003

6 "Introduction to Data Compression" Morgan Kaufmann 2000.

7 "Array architecture for block matching algorithms" 36 (36): 1310-1308, oct.1989.

8 "A fast three steps search algorithm with minimum checking points using Unimodal error surface assumption" 44 (44): 1998.08

9 "A family of VLSI designs for the motion compensation block-matching algorithm" 36 : 1317-1325, oct.1989.

10 "A family of VLSI architectures for the full-search block-matching algorithm" 36 : 1317-1325, oct.1989.