N형 실리콘 제어 정류기 소자의 구조 변형을 통한 정전기 보호성능의 향상에 대한 연구 = Improvement of Electrostatic Discharge (ESD) Protection Performance through Structure Modification of N-Type Silicon Controlled Rectifier Device

다국어 초록 (Multilingual Abstract)

An electrostatic discharge (ESD) protection device, so called, N-type SCR with P-type MOSFET pass structure (NSCR_PPS),was analyzed for high voltage I/O applications. A conventional NSCR_PPS device shows typical SCR-like characteristicswith extremely low snapback holding voltage, which may cause latch-up problem during normal operation. However, amodified NSCR_PPS device with counter pocket source(CPS) and partial p-type well(PPW) structure demonstrates highlylatch-up immune current-voltage characteristics.

국문 초록 (Abstract)

PPS 구조가 삽입된 N형 실리콘 제어 정류기 소자를 마이크로 칩의 고전압 I/O 응용을 위해 연구하였다. 종래의 NSCR_PPS_Std표준소자는 매우 낮은 스냅백 홀딩 전압을 갖는 전형적인 SCR 특성을 가지고 있어 정상적인 동작 동안 래치업 문제가 나타나는것으로 보고되고 있다. 그러나 본 연구에서 제안하는 CPS 및 부분적으로 형성된 P-Well(PPW) 구조를 갖는 변형된NSCR_PPS_CPS_PPW 소자는 높은 래치업 면역과 트리거링 전압의 조절이 용이한 안정한 ESD 보호 성능을 나타내어 고전압 동작용 마이크로 칩의 정전기보호 소자로 적용 가능함을 확인하였다.

참고문헌 (Reference)

1 양준원, "고전압용 LDI 칩의 정전기 보호를 위한 EDNMOS 소자의 특성 개선" 사단법인 통신위성우주산업연구회 7 (7): 18-24, 2012

2 J. H. Lee., "Novel ESD protection structure with embedded SCRLDMOS for smart power technology" 156-161, 2002

3 M. D. Ker, "Lateral SCR devices with low-voltage high-current triggering characteristics for output ESD protection in submicron CMOS technology" 45 : 849-860, 1998

4 G. Bosselli., "Investigations on double diffused MOS(DMOS)transistors under ESD zap conditions" 11-18, 1999

5 M. P. J. Mergens., "High holding current SCRs(HHI-SCR)for ESD Protection and latch-up Immune IC operation" 14-21, 2002

6 M. Streibl., "Harnessing the base-pushout effect for ESD protection in bipolar and BiCMOS technologies" 73-82, 2002

7 B. C. Jeon., "ESD characterization of grounded-gate NMOS with 0. 35um/18V technology employing transmission line pulser(TLP)test" 362-372, 2002

8 양준원, "DDIC 칩의 정전기 보호 소자로 적용되는 GG_EDNMOS 소자의 고전류 특성 및 더블 스냅백 메커니즘 분석" 사단법인 통신위성우주산업연구회 8 (8): 36-43, 2013

9 양준원, "CPS 이온주입을 통한 NEDSCR 소자의 정전기 보호 성능 개선" 사단법인 통신위성우주산업연구회 8 (8): 45-53, 2013

10 S. Dabral., "Basic ESD and I/O Design" John Wiley 1998

11 M. P. J. Mergens., "Analysis of lateral DMOS power devices under ESD stress conditions" 47 : 2128-2137, 2000

12 C. H. Lai., "A novel gate coupled SCR ESD protection structure with high latchup immunity for high-speed I/O pad" 25 : 328-330, 2004

13 A. Chatterjee., "A low-voltage triggering SCR for on-chip ESD protection at output and input pads" 12 : 21-22, 1991

14 M. D. Ker., "A gate-coupled PTLSCR/NTLSCR ESD protection circuit for deep-submicron low voltage CMOS IC's" 32 : 38-51, 1997