GF(2<SUP>m</SUP>) 상에서의 병렬 승산기 설계에 관한 연구 = A Study on the Construction of Parallel Multiplier over GF2<SUP>m</SUP>)

국문 초록 (Abstract)

본 논문에서는 계수순환과 기약 삼항식을 적용하여 시스템 복잡도를 개선한 GF(2<SUP>m</SUP>)상의 승산기 구성방법과 구현회로를 제안하였다. 제안된 회로는 병렬 입출력 구조를 가지며, 승산항의 계수 순환과 기약 삼항식을 적용한 모듈로 연산을 하는 회로 구성의 특성상 기존의 타 논문에 비해 회로 복잡도가 감소함을 보였다. 본 논문에서 제안한 회로의 시스템 복잡도는 2m<SUP>2</SUP>개의 2-입력 AND 게이트, m·(m+2)개의 2-입력 XOR 게이트의 회로복잡도이며, 메모리나 스위치 등의 별도의 소자는 필요하지 않다. 연산에 소요되는 최대 지연시간은 TA+(2+log2m)TX 이다. 본 논문에서 제안한 회로는 간단하고, 정규성을 보이며, 모듈구성이 가능하기 때문에 VLSI 회로구성에 상대적으로 적합하다.

다국어 초록 (Multilingual Abstract)

A low-complexity Multiplication over GF(2m) and multiplier circuit has been proposed by using cyclic-shift coefficients and the irreducible trinomial. The proposed circuit has the parallel input/output architecture and shows the lower-complexity than others with the characteristics of the cyclic-shift coefficients and the irreducible trinomial modular computation. The proposed multiplier is composed of 2m<SUP>2</SUP>-input AND gates and m·(m+2) 2-input XOR gates without the memories and switches. And the minimum propagation delay is TA+(2+log2m)TX. The Proposed circuit architecture is well suited to VLSI implementation because it is simple, regular and modular.