RISS 학술연구정보서비스

검색
다국어 입력

http://chineseinput.net/에서 pinyin(병음)방식으로 중국어를 변환할 수 있습니다.

변환된 중국어를 복사하여 사용하시면 됩니다.

예시)
  • 中文 을 입력하시려면 zhongwen을 입력하시고 space를누르시면됩니다.
  • 北京 을 입력하시려면 beijing을 입력하시고 space를 누르시면 됩니다.
닫기
    인기검색어 순위 펼치기

    RISS 인기검색어

      광대역 무선단말기의 매체접속 처리시간 지연분석에 기초한 처리기 설계 = (A) Processor Design based on Analysis of Media Access Processing Latency for Broadband Wireless Terminals

      한글로보기

      https://www.riss.kr/link?id=T10667430

      • 0

        상세조회
      • 0

        다운로드
      서지정보 열기
      • 내보내기
      • 내책장담기
      • 공유하기
      • 오류접수

      부가정보

      다국어 초록 (Multilingual Abstract)

      This thesis discusses a new and simplified type of processor. The aim of this thesis is to provide insight into time latency at the turn-around time in a time division duplexing (TDD) operation. A TDD system is satisfactory for the asymmetric data transmissions emphasized in internet services. In this system, the transition between when a frame is received and when a response is transmitted must be shortly defined for an effective use of radio resources. However, minimizing the inter frame space time requires a considerable amount of processing power.
      The timing constraint is difficult to work within if using conven-tional implementation methods. A communication device for broadband wireless systems should consider the issue of processing latency in ter-minal systems. Despite great progress in digital and RF technologies, most devices continue to be limited in terms of processing power and memory capability. In addition, portable terminals should incorporate a small or even pocket sized dimension. Even when a high speed processor is applied, a real time operating system (RTOS) cannot meet the MAC re-quirements for time latency. In this regard, a designer may consider an optimized processor over a dedicated processor.
      Accordingly, it is pertinent to consider the characteristics of burst-type traffic. Many of these processes are computation intensive and are constrained by hard real time deadlines. A pure hardware implementa-tion is advocated for a digital baseband block. The average throughput in a terminal is not high, although the MAC for broadband wireless com-munications can temporarily require a greater amount of processing power. Required in these cases is, therefore, a new processor that re-duces the turnaround time.
      The turnaround time should be considered to allow interactions be-tween a transmitter and a receiver. With the aim of reducing the delay terms of the response generation, this thesis introduces a hardware en-gine to accelerate the processing operation. It also proposes a new accel-erator that prepares a preparative frame that is matched to the frame that is received on the other end. This solution represents the creation of a new processing architecture that reduces the turnaround time (from when a frame is received and when a response is transmitted - or vice versa) in a TDD operation.
      The processing of burst-type traffic is constrained by hard real time deadlines. The inter frame space time in the media access control (MAC) of a TDD system is defined in standards as extremely short. This is also important in an 802.11 system, as the burden of the turnaround time is more critical compared to other types of broadband communications. This work observes the processing burden of network access traffic types and analyzes the processing time on a platform with an implementation of broadband wireless access processing.
      The proposed MAC accelerator regulates the time critical processing problem. This processor incorporates portable terminal device-friendly architecture in order to support the processing of burst-type traffic. Thus the remaining processing power can be used for other applications in the terminal. This method is in the early stages of determining a protocol processing type that uses frame prediction in a TDD wireless communi-cation system. Finally, on the terminal side, it is believed that the func-tional blocks for this process of defining and developing can be reused for the development of the next generation of wireless communications.
      번역하기

      This thesis discusses a new and simplified type of processor. The aim of this thesis is to provide insight into time latency at the turn-around time in a time division duplexing (TDD) operation. A TDD system is satisfactory for the asymmetric data tra...

      This thesis discusses a new and simplified type of processor. The aim of this thesis is to provide insight into time latency at the turn-around time in a time division duplexing (TDD) operation. A TDD system is satisfactory for the asymmetric data transmissions emphasized in internet services. In this system, the transition between when a frame is received and when a response is transmitted must be shortly defined for an effective use of radio resources. However, minimizing the inter frame space time requires a considerable amount of processing power.
      The timing constraint is difficult to work within if using conven-tional implementation methods. A communication device for broadband wireless systems should consider the issue of processing latency in ter-minal systems. Despite great progress in digital and RF technologies, most devices continue to be limited in terms of processing power and memory capability. In addition, portable terminals should incorporate a small or even pocket sized dimension. Even when a high speed processor is applied, a real time operating system (RTOS) cannot meet the MAC re-quirements for time latency. In this regard, a designer may consider an optimized processor over a dedicated processor.
      Accordingly, it is pertinent to consider the characteristics of burst-type traffic. Many of these processes are computation intensive and are constrained by hard real time deadlines. A pure hardware implementa-tion is advocated for a digital baseband block. The average throughput in a terminal is not high, although the MAC for broadband wireless com-munications can temporarily require a greater amount of processing power. Required in these cases is, therefore, a new processor that re-duces the turnaround time.
      The turnaround time should be considered to allow interactions be-tween a transmitter and a receiver. With the aim of reducing the delay terms of the response generation, this thesis introduces a hardware en-gine to accelerate the processing operation. It also proposes a new accel-erator that prepares a preparative frame that is matched to the frame that is received on the other end. This solution represents the creation of a new processing architecture that reduces the turnaround time (from when a frame is received and when a response is transmitted - or vice versa) in a TDD operation.
      The processing of burst-type traffic is constrained by hard real time deadlines. The inter frame space time in the media access control (MAC) of a TDD system is defined in standards as extremely short. This is also important in an 802.11 system, as the burden of the turnaround time is more critical compared to other types of broadband communications. This work observes the processing burden of network access traffic types and analyzes the processing time on a platform with an implementation of broadband wireless access processing.
      The proposed MAC accelerator regulates the time critical processing problem. This processor incorporates portable terminal device-friendly architecture in order to support the processing of burst-type traffic. Thus the remaining processing power can be used for other applications in the terminal. This method is in the early stages of determining a protocol processing type that uses frame prediction in a TDD wireless communi-cation system. Finally, on the terminal side, it is believed that the func-tional blocks for this process of defining and developing can be reused for the development of the next generation of wireless communications.

      더보기

      국문 초록 (Abstract)

      본 논문에서는 시분할 이중화 (TDD) 시스템에서 왕복응답(turnaround)의 처리시간 지연(latency) 감소를 위한 프로세서를 고찰한다. 이러한 TDD시스템은 인터넷 서비스에서 강조되는 비대칭형 데이터 전송에 적합하지만 전파자원의 효율적 사용을 위해서 송신과 수신간의 프레임 간격이 짧게 제한될 수 밖에 없다. 이렇게 짧아진 프레임간 간격은 통신처리에 필요한 프로세싱 능력의 극대화를 요구한다.
      이러한 시간적 제약은 기존의 구현방법으로 처리하기 힘들다. 광대역 무선시스템을 위한 통신 디바이스는 단말기 시스템 관점의 처리 시간지연을 고려해야 한다. 디지털과 RF기술의 발전에도 불구하고 대다수의 디바이스들은 여전히 작동능력과 메모리의 한계를 갖고 있다. 더욱이 휴대형 단말장치의 외형은 작게 디자인되어야 한다. 고속 프로세서가 적용되더라도 실시간-운영체제 (RTOS)는 시지연으로 인해서 광대역 무선시스템의 고속통신 프레임 간격에 대한 요구조건을 만족시킬 수가 없다. 이런 점에서 설계자는 전용의 고속 프로세서가 아닌 프로세서의 최적화를 고려해야 한다.
      그래서 burst 형태의 트래픽 처리를 위해서 특성을 살펴 보는 것이 필요하다. 이러한 고속 트래픽 처리에는 많은 연산이 필요하며 그에 따른 시간 제약도 크다. Baseband 신호의 프로세싱은 연산이 매우 많기 때문에 전용의 하드웨어를 우선적으로 고려해야 된다. 광대역 무선 통신의 media access control은 일시적으로 고성능의 처리능력을 요구하고 있지만, 단말기의 평균 스루풋 (throughput)은 높지 않다. 이것은 광대역 무선단말기의 송신과 수신 기능간 작동에 있어서 turnaround 시간을 줄이는 새로운 프로세서에 대한 요구이다.
      광대역 무선시스템의 통신장치는 단말기의 프로세싱 지연에 대한 분석이 필요하며, 시분할이중화 (TDD) 시스템의 turnaround 처리를 위한 프로세싱 시간은 더욱 그러하다. 응답처리를 위한 많은 연산에서 시간지연 요인을 줄이기 위해서 우리는 처리동작을 가속하기 위한 엔진을 도입한다. 또한 상대 측으로부터 수신한 프레임에 대응해서 송신할 프레임을 미리 준비해두는 새로운 가속장치를 제안한다. 이 해결책은 TDD 동작에서의 송신과 수신간의 turn-around 시간을 줄이는 새로운 프로세싱 구조를 만들도록 하는 것이다.
      Burst 형태의 traffic를 처리하고 송신기와 수신기간의 안정적인 연동을 위해서 위의 turnaround 시간은 상세히 고려되어야 하는데, 다른 광대역 무선통신 시스템보다 더욱 심하게 turnaround 시간에 관한 부담을 안고 있는 IEEE 802.11 시스템에서는 더 많은 고려가 필요하다. 그러므로 이 논문에서 검토되고 제안된 장치는 IEEE 802.11에 중점을 두면서 광대역 무선접속 단말기용 플랫폼 구현을 통해서 프로세싱 시간을 분석하고 네트웍 액세스 유형을 관측하였다.
      본 논문에서 고찰한 MAC 가속장치는 프로세싱 시간제약으로 인한 부담을 조정하여 burst 형태의 트래픽 처리를 보강한 휴대형 단말기 친화형의 새로운 처리 방식이다. 이를 통하여 잔여의 프로세싱 능력을 단말기 내부의 다른 응용에 사용이 가능하도록 한다. 이러한 고속 데이터 처리 기술은 새로운 형태의 서비스가 널리 사용되는데 보탬이 될 것이다. 아직은 TDD방식의 무선통신 시스템에서 프레임의 예측 기법의 활용에 초보적 단계로 볼 수 있지만, 여기서 정의되고 개발되고 있는 기능 블록이 차세대 통신 시스템 개발을 위해서 유용하게 재사용 될 수 있을 것으로 기대한다.
      번역하기

      본 논문에서는 시분할 이중화 (TDD) 시스템에서 왕복응답(turnaround)의 처리시간 지연(latency) 감소를 위한 프로세서를 고찰한다. 이러한 TDD시스템은 인터넷 서비스에서 강조되는 비대칭형 데이...

      본 논문에서는 시분할 이중화 (TDD) 시스템에서 왕복응답(turnaround)의 처리시간 지연(latency) 감소를 위한 프로세서를 고찰한다. 이러한 TDD시스템은 인터넷 서비스에서 강조되는 비대칭형 데이터 전송에 적합하지만 전파자원의 효율적 사용을 위해서 송신과 수신간의 프레임 간격이 짧게 제한될 수 밖에 없다. 이렇게 짧아진 프레임간 간격은 통신처리에 필요한 프로세싱 능력의 극대화를 요구한다.
      이러한 시간적 제약은 기존의 구현방법으로 처리하기 힘들다. 광대역 무선시스템을 위한 통신 디바이스는 단말기 시스템 관점의 처리 시간지연을 고려해야 한다. 디지털과 RF기술의 발전에도 불구하고 대다수의 디바이스들은 여전히 작동능력과 메모리의 한계를 갖고 있다. 더욱이 휴대형 단말장치의 외형은 작게 디자인되어야 한다. 고속 프로세서가 적용되더라도 실시간-운영체제 (RTOS)는 시지연으로 인해서 광대역 무선시스템의 고속통신 프레임 간격에 대한 요구조건을 만족시킬 수가 없다. 이런 점에서 설계자는 전용의 고속 프로세서가 아닌 프로세서의 최적화를 고려해야 한다.
      그래서 burst 형태의 트래픽 처리를 위해서 특성을 살펴 보는 것이 필요하다. 이러한 고속 트래픽 처리에는 많은 연산이 필요하며 그에 따른 시간 제약도 크다. Baseband 신호의 프로세싱은 연산이 매우 많기 때문에 전용의 하드웨어를 우선적으로 고려해야 된다. 광대역 무선 통신의 media access control은 일시적으로 고성능의 처리능력을 요구하고 있지만, 단말기의 평균 스루풋 (throughput)은 높지 않다. 이것은 광대역 무선단말기의 송신과 수신 기능간 작동에 있어서 turnaround 시간을 줄이는 새로운 프로세서에 대한 요구이다.
      광대역 무선시스템의 통신장치는 단말기의 프로세싱 지연에 대한 분석이 필요하며, 시분할이중화 (TDD) 시스템의 turnaround 처리를 위한 프로세싱 시간은 더욱 그러하다. 응답처리를 위한 많은 연산에서 시간지연 요인을 줄이기 위해서 우리는 처리동작을 가속하기 위한 엔진을 도입한다. 또한 상대 측으로부터 수신한 프레임에 대응해서 송신할 프레임을 미리 준비해두는 새로운 가속장치를 제안한다. 이 해결책은 TDD 동작에서의 송신과 수신간의 turn-around 시간을 줄이는 새로운 프로세싱 구조를 만들도록 하는 것이다.
      Burst 형태의 traffic를 처리하고 송신기와 수신기간의 안정적인 연동을 위해서 위의 turnaround 시간은 상세히 고려되어야 하는데, 다른 광대역 무선통신 시스템보다 더욱 심하게 turnaround 시간에 관한 부담을 안고 있는 IEEE 802.11 시스템에서는 더 많은 고려가 필요하다. 그러므로 이 논문에서 검토되고 제안된 장치는 IEEE 802.11에 중점을 두면서 광대역 무선접속 단말기용 플랫폼 구현을 통해서 프로세싱 시간을 분석하고 네트웍 액세스 유형을 관측하였다.
      본 논문에서 고찰한 MAC 가속장치는 프로세싱 시간제약으로 인한 부담을 조정하여 burst 형태의 트래픽 처리를 보강한 휴대형 단말기 친화형의 새로운 처리 방식이다. 이를 통하여 잔여의 프로세싱 능력을 단말기 내부의 다른 응용에 사용이 가능하도록 한다. 이러한 고속 데이터 처리 기술은 새로운 형태의 서비스가 널리 사용되는데 보탬이 될 것이다. 아직은 TDD방식의 무선통신 시스템에서 프레임의 예측 기법의 활용에 초보적 단계로 볼 수 있지만, 여기서 정의되고 개발되고 있는 기능 블록이 차세대 통신 시스템 개발을 위해서 유용하게 재사용 될 수 있을 것으로 기대한다.

      더보기

      목차 (Table of Contents)

      • 1. Introduction 1
      • 2. Multiple Access in Wireless Systems 9
      • 2.1. Frame Structures of Broadband Wireless Communication 10
      • 2.2. Processing Power Requirements 16
      • 2.3. Multiple Access Techniques in Wireless Systems 25
      • 1. Introduction 1
      • 2. Multiple Access in Wireless Systems 9
      • 2.1. Frame Structures of Broadband Wireless Communication 10
      • 2.2. Processing Power Requirements 16
      • 2.3. Multiple Access Techniques in Wireless Systems 25
      • 2.4. Timing Issue of Two-way Communication System 29
      • 3. Considerations for Real-time Processing 34
      • 3.1. Experimental Results in an Embedded System 35
      • 3.2. Benchmark Methodology of Real Time 44
      • 3.3. Implementing a Wireless Access Device 48
      • 4. Evaluation of New Architecture 53
      • 4.1. Processing Time in a Device 54
      • 4.2. Network Traffic Patterns and Preparations 59
      • 4.3. Test Environment 69
      • 4.4. Results and Analysis 71
      • 5. Conclusions 77
      • References 81
      • Appendix A: Physical Layer Standards 86
      • A.1. Training Symbols of IEEE 802.11a 87
      • A.2. Protocol Data Unit (PDU) Format of IEEE 802.11 90
      • A.3. Preamble of IEEE 802.16 93
      • Appendix B: Traffic Sources 96
      • B.1. HTTP Traffic Model Characteristics 96
      • B.2. FTP Traffic Model Characteristics 99
      • B.3. NRTV (Near Real Time Video) Traffic Model Characteristics 101
      더보기

      분석정보

      View

      상세정보조회

      0

      Usage

      원문다운로드

      0

      대출신청

      0

      복사신청

      0

      EDDS신청

      0

      동일 주제 내 활용도 TOP

      더보기

      주제

      연도별 연구동향

      연도별 활용동향

      연관논문

      연구자 네트워크맵

      공동연구자 (7)

      유사연구자 (20) 활용도상위20명

      이 자료와 함께 이용한 RISS 자료

      나만을 위한 추천자료

      해외이동버튼