프로세싱 인 메모리 시스템을 위한 동적 복합 프리페처의 설계 및 구현

국문 초록 (Abstract)

프리페칭은 데이터 접속 패턴을 예측하고 메모리 지연 시간을 줄이기 위해 데이터를 프로세서 캐시에 사전에 가져오는 데 사용되는 기술입니다. 프로세싱 인 메모리 (Processing-in-Memory, PIM)는 메모리 벽의 영향을 극복하기 위해 처리 기능과 메모리 기능이 단일 위치에서 결합되는 non-von Neumann 컴퓨터 구조입니다. 컴퓨터 구조 시뮬레이션은 컴퓨터 시스템의 설계 및 평가에 사용되는 중요한 도구입니다. 본 논문에서는 컴퓨터 구조 시뮬레이션을 사용하여 PIM 시스템을 위한 동적 복합 프리페처를 설계하고 구현합니다. 먼저 잘 알려진 프리페칭 기술, PIM 구조 및 컴퓨터 구조 시뮬레이터에 대한 간략한 문헌 검토를 제시합니다. 그런 다음 시뮬레이션된 PIM 시스템에서 일반적인 프리페칭 기술의 성능을 조사합니다. 마지막으로 의사 결정 모델이 있는 동적 복합 프리페처를 제안하고 시뮬레이션된 PIM 시스템에서 그 성능을 조사합니다.

다국어 초록 (Multilingual Abstract)

Prefetching is a technique used to anticipate data access patterns and proactively bring data into the processor cache to reduce memory latency. The Processing-in-Memory (PIM) paradigm is one of non-von Neumann computing concepts where processing and memory functionalities are combined in a single location to overcome the limiㅅations from memory wall problem. Moreover, computer architecture simulation is a crucial tool used in the design exploration phase and evaluation of new and emerging computing hardware. In this thesis, a dynamic composite prefetcher for processing-in-memory systems is designed and implemented using computer architecture simulation. First, a brief literature review of well-known prefetching techniques, PIM architectures, and computer architecture simulators is presented. Then, the performance of common prefetching techniques in a simulated PIM system is investigated. Lastly, a dynamic composite prefetcher with decision models is proposed and its performance is investigated in a simulated PIM system.

목차 (Table of Contents)

• Introduction 1
• Chapter 1 4
• 1.1 The Decline of Moore's Law 4
• 1.2 The Memory Wall 5
• Chapter 2 6
• 2.1 About Prefetching 6
• 2.2 Software Prefetching 6
• 2.3 Hardware Prefetching 8
• 2.3.1 Next-line instruction prefetching 9
• 2.3.2 Stream prefetching 10
• 2.3.3 Variable Length Data Prefetcher (VLDP) 11
• 2.3.4 Spatial Memory Streaming (SMS) Prefetcher 13
• 2.3.5 Bingo Prefetcher 14
• Chapter 3 16
• 3.1 About Processing-in-Memory 16
• 3.2 Processing-in-Memory Architectures 18
• 3.2.1 The Hybrid Memory Cube (HMC) 18
• 3.2.2 The High Bandwidth Memory (HBM) 19
• 3.2.3 PIM-HBM (HBM-PIM) 20
• 3.2.4 UPMEM 21
• 3.2.5 MAGIC 22
• 3.2.6 IMPLY 23
• Chapter 4 25
• 4.1 About Computer Architecture Simulation 25
• 4.2 Computer Architecture Simulators 25
• 4.2.1 GEM5 26
• 4.2.2 DRAMSim3 27
• 4.2.3 MultiPIM 28
• 4.2.4 PIMSim 29
• Chapter 5 32
• 5.1 Introduction 32
• 5.2. Objectives and Methodology 32
• 5.3 Experimental Setup 33
• 5.4 Workload 34
• 5.5 Experimental Results 35
• 5.6 Discussion 37
• 5.7 Conclusion 39
• Chapter 6 40
• 6.1 Introduction 40
• 6.2 The Dynamic Composite Prefetcher 40
• 6.3 The Decision Models 44
• 6.4 A minor modification to the VLDP prefetcher 47
• 6.5 Experimental Setup 48
• 6.6 Workload 49
• 6.7 Experimental Results 51
• 6.8 Discussion 53
• 6.9 Conclusion 56
• Chapter 7 58
• Acknowledgements 59
• References 60