래딕스-4 몽고메리 곱셈기 기반의 고속 RSA 연산기 설계

국문 초록 (Abstract)

본 논문에서는 래딕스-4 몽고메리 곱셈기 기반의 고속 RSA 연산기를 제안하고 그 구현 결과를 제시한다. 캐리저장 가산기 기반의 래딕스-4 몽고메리 곱셈기를 제안하고, 중국인의 나머지 정리를 적용할 수 있도록 그 구조를 확장하였다. 이를 바탕으로 설계한 1024-비트 RSA 연산기는 1024-비트 모듈러 지수승을 0.84M 클락 사이클, 512-비트 지수승은 0.25M 클락 사이클 동안 각각 계산할 수 있으며, 0.18㎛ 공정을 이용하여 구현한 결과, 최대 300㎒ 클락 속도를 가지므로 1024-비트 지수승은 365Kb㎰, 512-비트 지수승은 1,233Kb㎰의 성능을 각각 가진다. 또한 고속 RSA 암호 시스템의 구현을 위해, 몽고메리 매핑 계수 계산 및 중국인 나머지 정리의 전처리 과정에 적용할 수 있도록 모듈러 감산 기능을 하드웨어로 구현하였다.

다국어 초록 (Multilingual Abstract)

RSA is one of the most popular public-key crypto-system in various applications. This paper addresses a high-speed RSA crypto-processor with modified radix-4 modular multiplication algorithm and Chinese Remainder Theorem(CRT) using Carry Save Adder(CSA). Our design takes 0.84M clock cycles for a 1024-bit modular exponentiation and 0.25M cycles for a 512-bit exponentiations. With 0.18㎛ standard cell library, the processor achieves 365Kb㎰ for a 1024-bit exponentiation and 1,233Kb㎰ for two 512-bit exponentiations at a 300㎒ clock rate.

목차 (Table of Contents)

• 요약
• ABSTRACT
• Ⅰ. 서론
• Ⅱ. 알고리즘
• Ⅲ. 하드웨어 아키텍처
• Ⅳ. 구현 결과
• Ⅴ. 결론
• 참고문헌
• 〈著者紹介〉