3중조절 DDFS 구동 PLL 주파수 합성기의 광대역 무선 통신시스템에 응용

유흥균,안병록 한국전자파학회 2002 한국전자파학회논문지 Vol.13 No.6

본 논문에서는, 구조를 간략히 한 3중 조절형의 DDFS 구동PLL 주파수 합성기를 이용하여 주파수 합성 조절법에 의한 광대역 무선통신시스템으로의 응용을 연구하였다. 제안된 DDFS 구동PLL 주파수 합성기는 DDFS에서 위상누적기만을 이용하는 매우 단순화된 구조이므로, 기존 DDFS 구동PLL 주파수 합성기의 경우보다 스위칭 속도가 높으며, 전력소모를 개선시킨다. 그리고 이 제안된 3중 조절형 주파수 합성기는 3가지 주파수 조절 파라미터를 이용하여 넓은 대역의 주파수 범위의 동작이 가능하므로, 광대역 저전력 고속 특성을 갖는 응용에 적합하다. 주파수 조절 파라미터 할당 방법과 그의 결과를 제시하였으며, GSM, IMT-2000, Bluetooth 및 PCS 시스템, 등여러 주파수 대역에 응용하는 경우를 보였다.

PLL을 구동하기 위한 DDFS의 성능분석

손종원,박창규,김수욱 한국정보통신학회 2002 한국정보통신학회논문지 Vol.6 No.8

In this paper, the PLL driven by the DDFS is designed on the schematic using the Q-logic cell based library and is implemented using FPGA QL32 x16B. The measurement results of the frequency synthesizer switching speed were agreement with a register. The simulated results show that the clock delay was generated after eleven clock and if input is random, It has influence on output DA converter has to be very extensive. Therefore, the DDFS used noise shaper to drive PLL by regular interval for input state. Also the bandwidth of DA converter very extensive, the simulation shows that the variation of small input control word is better than the switching speed of PLL. 본 논문에서는 DDFS로 구동하는 PLL을 Q-logic cell based library를 사용하여 schematic 상에서 설계하고 FPGA 0L32$\times$16B를 사용하여 구현하였으며, 측정 결과 주파수 합성기의 스위칭 속도는 DDFS에 사용되는 레지스터 단수와 같다는 결론을 얻을 수 있었다 시뮬레이션 결과 클럭지연은 11클럭 후에 발생되는 것을 알았고, 입력 상태가 랜덤하게 들어온다면 출력에 영향이 있음을 알았다. 따라서 입력상태가 일정간격을 가지게 함으로써 PLL을 구동하기 위한 DDFS는 잡음정형기를 사용하는 것이 좋으며, 또한 D/A 변환기의 대역이 매우 넓어야 하고, PLL의 스위칭 속도보다는 작은 입력 컨트롤 워드의 변화가 바람직하다는 것을 알 수 있다.

차동 양자화를 사용한 병렬 방식의 직접 디지털 주파수 합성기

김종일,이윤식,이의권 한국ITS학회 2007 한국ITS학회논문지 Vol.6 No.2

본 논문에서는 새로운 ROM 압축방식을 사용한 저전력 직접 디지털 주파수 합성기를 제안하고 낮은 클럭에서 동작하는 위상 누적기를 병렬로 연결하여 높은 주파수를 생성하는 위상-사인 변환기를 설계한다. ROM크기를 줄이기 위해 사인파를 양자화 할 때 일련의 차동 양자화 기술을 응용, 변형하여 양자화 ROM(Quantized ROM : Q-ROM과 차동 ROM(Differential ROM : D-ROM)을 사용하는 QD-ROM 압축방식을 제안한다. 이를 사용함으로써 67.5%의 ROM 사이즈를 감소시킬 수 있고 ROM의 크기를 줄여 전력 소모를 줄일 수 있다. In this paper, a new method to reduce the size of ROM in the direct digital frequency synthesizer(DDFS) is proposed. And we design the phase-to-sine converter using the phase accumulator of parallel type for generating the high frequency. The new ROM compression method can reduce the ROM size by using the two ROM. The quantized value of sine is saved by the quantized-ROM(Q-ROM) and the differential ROM(D-ROM). So the total size of the ROM in the proposed DDFS is significantly reduced compared to the original ROM. The ROM compression ratio of 67.5% is achieved by this method. Also, the power consumption is decreased according to the ROM size reduction.

차동 양자화를 사용한 QD-ROM 압축 방식의 직접 디지털 주파수 합성기

김종일,임소영,이호진,Kim, Chong-Il,Lim, So-Young,Lee, Ho-Jin 한국융합신호처리학회 2007 융합신호처리학회 논문지 (JISPS) Vol.8 No.3

본 논문에서는 ROM의 크기를 줄여 전력 소모를 줄일 수 있는 DDFS를 제안하였다. 새롭게 제안된 ROM 압축방식은 두 개의 ROM을 사용하여 원하는 주파수를 합성함으로써 전체적인 ROM들의 크기를 줄여준다. 표본화된 사인파의 양자화 값은 양자화 ROM(Quantized ROM : Q-ROM)과 차동 ROM(Differential ROM : D-ROM)에 저장된다. ROM 크기를 줄이기 위해 사인파를 양자화 할 때 일련의 차동 양자화 기술을 응용, 변형하여 두 개의 ROM을 사용한 QD-ROM 압축방식을 제안한다. 1/4주기의 사인파를 $2^L$개의 블록으로 나누어 양자화하고 이를 Q-ROM에 저장한다. D-ROM에는 Q-ROM의 표본화 간격을 $2^M$으로 나누어 표본화하고 양자화된 값은 그 블록의 표본화된 Q-ROM과의 차이만을 양자화하여 저장한다. 이렇게 함으로써 D-ROM에 저장되는 양자화 값의 최대 크기는 Q-ROM에 저장되는 양자화 값보다 작은 양이기 때문에 적은 데이터 길이로도 저장이 가능하다. 이를 사용함으로써 최대 67.5%의 ROM 크기를 감소시켜 전력소모를 줄일 수 있다. In this paper, a new method to reduce the size of ROM in the direct digital frequency synthesizer(DDFS) is proposed. The new ROM compression method can reduce the ROM size by using the two ROM. The quantized value of sine is stored by the quantized-ROM(Q-ROM) and the differential ROM(D-ROM). To reduce the ROM size, we use the differential quantization technique with this two ROM. First, we quantize the quarter sine wave with the $2^L$ address and store the quantized value at the Q-ROM. Second, after the $2^L$ address are equally divided into $2^M$ sampling intervals, the sampling value is quantized. And the D-ROM store only the difference between this quantized value and the Q-ROM. So the total size of the ROM in the proposed DDFS is significantly reduced compared to the original ROM. The ROM compression ratio of 67.5% is achieved by this method. Also, the power consumption is affected mostly by this ROM reduction.

사인-선형 위상차 방식의 차동 양자화된 직접 디지털 주파수 합성기

김종일(Chong-il Kim),이현승(Hyun-seung Lee),홍찬기(Chan-ki Hong) 한국통신학회 2016 韓國通信學會論文誌 Vol.41 No.10

On the effect of injection timing on the ignition of lean PRF/air/EGR mixtures under direct dual fuel stratification conditions

Luong, Minh Bau,Sankaran, Ramanan,Yu, Gwang Hyeon,Chung, Suk Ho,Yoo, Chun Sang Elsevier 2017 Combustion and Flame Vol.183 No.-

<P><B>Abstract</B></P> <P>The ignition characteristics of lean primary reference fuel (PRF)/air/exhaust gas recirculation (EGR) mixture under reactivity-controlled compression ignition (RCCI) and direct duel fuel stratification (DDFS) conditions are investigated by 2-D direct numerical simulations (DNSs) with a 116-species reduced chemistry of the PRF oxidation. The 2-D DNSs of the DDFS combustion are performed by varying the injection timing of <I>iso</I>-octane (<I>i</I>-C<SUB>8</SUB>H<SUB>18</SUB>) with a pseudo-<I>iso</I>-octane (PC<SUB>8</SUB>H<SUB>18</SUB>) model together with a novel compression heating model to account for the compression heating and expansion cooling effects of the piston motion in an engine cylinder. The PC<SUB>8</SUB>H<SUB>18</SUB> model is newly developed to mimic the timing, duration, and cooling effects of the direct injection of <I>i</I>-C<SUB>8</SUB>H<SUB>18</SUB> onto a premixed background charge of PRF/air/EGR mixture with composition inhomogeneities. It is found that the RCCI combustion exhibits a very high peak heat release rate (HRR) with a short combustion duration due to the predominance of the spontaneous ignition mode of combustion. However, the DDFS combustion has much lower peak HRR and longer combustion duration regardless of the fuel injection timing compared to those of the RCCI combustion, which is primarily attributed to the sequential injection of <I>i</I>-C<SUB>8</SUB>H<SUB>18</SUB>. It is also found that the ignition delay of the DDFS combustion features a non-monotonic behavior with increasing fuel-injection timing due to the different effect of fuel evaporation on the low-, intermediate-, and high-temperature chemistry of the PRF oxidation. The budget and Damköhler number analyses verify that although a mixed combustion mode of deflagration and spontaneous ignition exists during the early phase of the DDFS combustion, the spontaneous ignition becomes predominant during the main combustion, and hence, the spread-out of heat release rate in the DDFS combustion is mainly governed by the direct injection process of <I>i</I>-C<SUB>8</SUB>H<SUB>18</SUB>. Finally, a misfire is observed for the DDFS combustion when the direct injection of <I>i</I>-C<SUB>8</SUB>H<SUB>18</SUB> occurs during the intermediate-temperature chemistry (ITC) regime between the first- and second-stage ignition. This is because the temperature drop induced by the direct injection of <I>i</I>-C<SUB>8</SUB>H<SUB>18</SUB> impedes the main ITC reactions, and hence, the main combustion fails to occur.</P>

2-병렬 QD-ROM 방식을 이용한 광대역 직접 디지털 주파수 합성기

김종일,홍찬기,Kim, Chong-Il,Hong, Chan-Ki 한국융합신호처리학회 2011 융합신호처리학회 논문지 (JISPS) Vol.12 No.4

In this paper, the differential quantized method and the parallel method to reduce the size of ROM in the direct digital frequency synthesizer(DDFS) is proposed And we design the DDFS by FPGA The new ROM compression method can reduce the ROM size by using the two ROM. The quantized value of sine is saved by the quantized-ROM(Q-ROM) and the differential ROM(D-ROM). Also we design the phase-to-sine converter using the phase accumulator of parallel type for generating the high frequency. So the total size of the ROM in the proposed DDFS is significantly reduced compared to the original ROM The ROM compression ratio of 67.5% is achieved by this method. Also, the power consumption is decreased according to the ROM size reduction and we can design the DDFS generating the high frequency. 본 논문에서는 DPCM 방식의 차동 양자화 기술 및 병렬 기법을 응용하여 새로운 ROM 압축방식을 사용한 고속의 저 전력 직접디지털 주파수 합성기를 제안하고 FPGA를 사용하여 설계 및 제작한다. ROM 크기를 줄이기 위해 사인파를 표본화하여 양자화된 값을 양자화 ROM(Quantized ROM : Q-ROM)에 저장하고 각 표본화 사이클 차동 양자화하여 차동 ROM(Differential ROM : D-ROM)에 저장한다. 또한 낮은 클럭에서 동작하는 위상 누적기를 병렬로 2개 연결하여 높은 주파수를 생성하는 위상-사인 변환기를 설계 및 제작한다. 이를 사용함으로써 67.5%의 ROM 사이즈를 감소시킬 수 있고 ROM의 크기를 줄여 전력 소모를 줄일 수 있을 뿐만 아니라 고속의 직접 디지털 주파수 합성기를 설계 및 제작할 수 있다.

ROM 크기 축소를 위한 병렬 ROM 압축 방식의 직접 디지털 주파수 합성기 설계

안영남,김종일 關東大學校 産業技術開發硏究所 2008 산업기술논문집 Vol.- No.25

In this paper, a new method to reduce the size of ROM in the direct digital frequency. synthesizer(DDFS) is proposed The new parallel ROM compression method can reduce the ROM size by using the two ROM The quantized value of sine is stored by the quantized-ROM and the differential ROM To reduce the ROM size, we use the differential quantization technique with this two ROM So the total size of the ROM in the proposed DDFS is significantly reduced compared to the original ROM The ROM compression ratio of 67.5% is achieved by this method Also, the power consumption is affected mostly by this ROM reduction.