2중효용담수장치의 시뮬레이션

문경록(Moon Kyeong-Rok),정형호(Jung Hyung Ho) 대한기계학회 2005 대한기계학회 춘추학술대회 Vol.2005 No.5

In the present paper, the fresh water generating rates were simulated by a nodal method. The performance of liquid ejector was formulated by Bernoulli equation. The heat transfer rate of heat exchanger was expressed by the simple equations. UA value of the 1st stage evaporating rates of each stages and total fresh water generating rates were predicted. By varying the inlet temperatures of hot water and motive water of liquid ejector, the performance and thermodynamic properties were calculated.

FPGA를 이용한 100 kHz 스위칭 주파수의 3상 3-level과 2-level의 SVPWM의 구현

문경록(Kyeong-Rok Moon),이동명(Dong-Myung Lee) 한국전기전자학회 2020 전기전자학회논문지 Vol.24 No.1

본 논문은 FPGA의 언어 중 하나인 Verilog HDL을 사용한 100 kHz 스위칭의 3-레벨, 2-레벨 SVPWM 기법을 구현에 대한 것이다. 인버터에 주로 사용되는 IGBT소자의 경우 주로 20 kHz 근방에서 스위칭 주파수를 가진다. 최근 차세대 전력 반도체 소자의 연구 개발로 100 kHz 이상의 스위칭을 구현하여 전력변환기를 소형화하고, 고조파의 주입에 따른 여러 가지 새로운 알고리즘의 적용이 가능하게 되었다. IGBT를 이용하는 기존의 시스템에서는 DSP를 이용한 제어가 이루어지는 것이 통상적이나, 100 kHz 스위칭을 위한 제어기 구성으로는 FPGA를 이용한 제어기의 적용이 요구된다. 따라서 본 논문에서는 FPGA를 사용하여 2-레벨 인버터와 3-레벨 인버터에 적용되는 SVPWM의 이론과 FPGA 구현에 대하여 설명하고 SVPWM의 출력 파형을 통해 구현 성능을 확인한다. 한편, 본 논문에서는 3-레벨 인버터에서 SVPWM 구현 시 기존의 방식에서 반송파 2 개를 사용하는 방법을 대신하여 반송파 1개만을 사용하는 기법으로 3-레벨 SVPWM을 구현한다. This paper presents a 3-level, 2-level SVPWM technique with 100 kHz switching using Verilog HDL, one of the languages of FPGA. In the case of IGBT devices mainly used in inverters, they have a switching frequency around 20kHz. Recent research and development of next-generation power semiconductor devices such as GAN has enabled switching of more than 100kHz, which can miniaturize power converters, and apply various new algorithms due to the injection of harmonics. In the existing system using the IGBT, the control using the DSP is common, but the controller configuration for 100 kHz switching requires the use of FPGA. Therefore, this paper explains the theory and implementation of SVPWM applied to two-level and three-level inverters using FPGAs and verifies the performance through the output waveform. In addition, this paper implements 3-level SVPWM by using only one carrier instead of using two carriers in the conventional method.

개선된 보팅 정책을 적용한 허프 변환 하드웨어 구조

이정록(Jeong-Rok Lee),배경렬(Kyeong-ryeol Bae),문병인(Byungin Moon) 한국통신학회 2013 韓國通信學會論文誌 Vol.38 No.9(통신이론)

허프 변환은 데이터 손실 및 왜곡이 포함된 영상에서도 직선 정보 추출에 용이한 장점이 있어 컴퓨터 비전 분야의 응용분야에 널리 사용되어 왔다. 그러나 허프 변환의 보팅 과정은 비효율적인 연산구조와 많은 메모리 접근 횟수로 인해 실시간 처리 임베디드 비전 시스템에 적용하는데 한계가 있다. 이에 본 논문에서는 허프 변환의 개선된 보팅 정책을 제시하고, 이를 적용하여 적은 하드웨어 자원 사용량으로 실시간 성능을 만족하는 허프 변환의 하드웨어 구조를 제안한다. 제안된 보팅 정책은 인접한 픽셀 간의 관계를 이용하여 보팅 연산 과정의 오버헤드를 줄였으며, 하드웨어 재사용성을 높임으로서 효율적인 연산구조를 가진다. 이러한 개선된 보팅 정책을 적용한 제안된 하드웨어 구조는 인접한 픽셀들의 보트 값을 병렬적으로 연산하고 저장하여 시간당 처리량을 높인다. 제안 구조의 장점은 순차적 연산 방식 대비 매우 적은 추가 하드웨어 자원만으로 이러한 성능 향상을 위한 병렬화를 달성한다는 것이다. The Hough transform for line detection is widely used in many machine vision applications due to its robustness against data loss and distortion. However, it is not appropriate for real-time embedded vision systems, because it has inefficient computation structure and demands a large number of memory accesses. Thus, this paper proposes an improved voting scheme of the Hough transform, and then applies this scheme to a Hough transform hardware architecture so that it can provide real-time performance with less hardware resource. The proposed voting scheme reduces computation overhead of the voting procedure using correlation between adjacent pixels, and improves computational efficiency by increasing reusability of vote values. The proposed hardware architecture, which adopts this improved scheme, maximizes its throughput by computing and storing vote values for many adjacent pixels in parallel. This parallelization for throughput improvement is accomplished with little hardware overhead compared with sequential computation.

Anterior Cervical Instrumentation Using Intradiscal Cage with Integrated Plate

Ahn, Kyoung-Rok,Ryu, Kyeong-Sik,Chang, In-Bok,Cho, Byung-Moon,Park, Se-Hyuck,Oh, Sae-Moon The Korean Neurosurgical Society 2006 Journal of Korean neurosurgical society Vol.39 No.4

Objective : The retrospective study is undertaken to report clinical results of anterior cervical interbody fusion with an intradiscal cage with an integrated plate [PCB cervical plating system]. Methods : 38 patients underwent anterior cervical interbody fusion with PCB cervical plating system and followed $6{\sim}24\;months$. The authors investigated overall surgical results; clinical outcome, fusion rate, change of interspace height & lordotic angle, and complications. Results : No complication was observed during the operation. Clinical improvement was identified in 34 cases [89.5%]. Bone fusion observed in 44 out of 49 sites [90.7%]. After operation, the interspace height increased from $5.4{\pm}1.3mm$ to $7.8{\pm}1.5mm$ and maintained $7.4{\pm}1.1mm$ and, interspace angle went up from $4.2{\pm}0.7^{\circ}$ to $4.8{\pm}1.1^{\circ}$ and maintained $4.6{\pm}$0.9^{\circ}. The loosening of screw was observed in 6 cases, one of which had reoperation because of the expulsion of the device accompanied. Conclusion : PCB cervical plating system could restore interbody height and lordosis in anterior cervical interbody fusion. But, if the insertion of the spacer is not precise, the frequencies of hardware failure are relatively high. It is considered necessary for the operator to be careful in the procedure.

개선된 허프 변환 보팅 정책 기반 실시간 라인 검출 하드웨어 구조

이정록(Jeong-Rok Lee),배경렬(Kyeong-ryeol Bae),문병인(Byungin Moon) 한국통신학회 2013 한국통신학회 학술대회논문집 Vol.2013 No.1

SD700 철근을 사용한 기둥 압축이음 실험

김문길(Kim, Moon Gil),성민규(Seong, Min Kyu),김경록(Kim, Kyeong Rok),천성철(Chun, Sung Chul) 한국콘크리트학회 2019 한국콘크리트학회 학술대회 논문집 Vol.31 No.2

CRISPR/Cas9-coupled Recombineering Tool for Efficient Metabolic Engineering of Corynebacterium glutamicum

Jae Sung CHO,Kyeong Rok CHOI,Cindy Pricilia Surya PRABOWO,Jae Ho SHIN,Dongsoo YANG,Jaedong JANG,Cheon Woo MOON,Sang Yup LEE 한국생물공학회 2023 한국생물공학회 학술대회 Vol.2023 No.4

CRISPR/Cas9-coupled Recombineering for Efficient Metabolic Engineering of Corynebacterium glutamicum

Jae Sung CHO,Kyeong Rok CHOI,Cindy Pricilia Surya PRABOWO,Jae Ho SHIN,Dongsoo YANG,Jaedong JANG,Cheon Woo MOON,Sang Yup LEE 한국생물공학회 2021 한국생물공학회 학술대회 Vol.2021 No.10

Genome engineering of Corynebacterium glutamicum, an important industrial microorganism for amino acids production, relies heavily on random mutagenesis and inefficient double crossover events. Here, we report a rapid genome engineering strategy to scarlessly knock out one or more genes in C. glutamicum in sequential and iterative manner. Recombinase RecT is used for incorporating synthetic single-stranded oligodeoxyribonucleo-tides into the genome and CRISPR/Cas9 to counter-select negative mutants. We completed the system by engineering the respective plasmids harboring CRISPR/Cas9 and RecT for efficient curing such that multiple gene targets can be done iteratively and final strains will be free of plasmids. To demonstrate the system, seven different mutants were constructed within two weeks to study the combinatorial deletion effects of three different genes on the production of γ-aminobutyric acid, a chemical of much interest in industry. This genome engineering strategy will expedite metabolic engineering of C. glutamicum.

중복연산 최소화를 통한 저비용 허프 변환 하드웨어 구조

허성남(Seong-nam Heo),이정록(Jeong-Rok Lee),배경렬(Kyeong-ryeol Bae),문병인(Byungin Moon) 한국정보기술학회 2013 Proceedings of KIIT Conference Vol.2013 No.5

본 논문은 영상의 직선 성분 검출에 널리 사용되는 허프 변환의 하드웨어 구조에 관한 논문이며, 메모리 및 하드웨어 사용량을 최소화하기 위한 연구를 수행하였다. 본 논문에서는 ???값과 ???값이 대칭인 점을 이용하여 중복연산을 최소화하고, 이를 통해 메모리 및 하드웨어의 재사용성을 높이는 방안을 제시한다. 제안하는 하드웨어 구조는 Verilog-HDL을 통해 모델링 되었으며, 실험을 통해 기존 허프 변환 구조와 비교하여 검출정확성에는 차이가 없지만 하드웨어 및 메모리 사용이 감소함을 확인하였다. This paper presents a new hardware architecture of hough transform which is widely used for line detection and a method to minimize the amount of memory and hardware. Using the mathematical properties of trigonometric function, duplicated operations are minimized and reusability of hardware resources is increased. The proposed architecture is modeled by the Verilog-HDL. Experimental results show that the line detection accuracy is the same with that of conventional architecture while the amount of memory and hardware logic is significantly decreased.

축소모형 로타리 파일의 나선날개에 따른 지지성능에 관한 연구

신은철(Eun-Chul Shin),김경식(Kyeong-Sig Kim),문형록(Hyeong-Rok Moon) 한국지반신소재학회 2016 한국지반신소재학회 논문집 Vol.15 No.1

로타리 파일은 단일 또는 다수의 나선날개와 파일강관으로 구성되어 있으며, 나선 회전운동으로 관입이 이루어진다. 연약한 지반에 관입된 파일은 나선날개 원판과 나선날개가 부착된 파일강관에 의해 지지력을 발휘할 수 있다. 또한 비교적 단단한 층에 도달할 경우 파일강관 하부의 나선날개에 의해 선단지지력이 증가하게 된다. 이 연구에서는 현장에서 사용되는 로타리 파일의 나선날개를 기준으로 1/5로 축소한 로타리 파일을 화강풍화토 지반에 설치한 후 파일재하시험을 하였다. 설치된 파일은 나선날개의 개수, 크기, 간격에 따라 지지력에 영향을 미치는 것으로 나타났다. 날개의 개수가 2개에서 3개로 증가할 때 지지력이 40% 정도 증가하였으며, 날개의 간격이 증가함에 따라 지지력이 10% 정도 더 크게 나타나는 것으로 확인되었다. Rotary pile consists a single or multiple helix plate and it is installed into the ground using the rotation of the helix plate. Rotary pile in soft ground is able to be supported by pile shaft and helix plate. When the pile is installed into hard layer relatively, the end bearing capacity is possible to be increased by the lower helix plate. In this paper, small-size rotary piles were manufactured with using steel pipe which is reduced to 1/5 size of the rotary pile on the construction field. Pile load test was carried out on the foundation soil which was formed by weathered soft soil. The bearing capacity of small-scale piles depends on the number of helix plate, the length of plate diameter, and an interval of plates, respectively. The bearing capacity of pile increases about 40% with 3 helix plate and it is also confirmed that the bearing capacity is improved about 10% as the increment of plate interval.