RISS 학술연구정보서비스

검색
다국어 입력

http://chineseinput.net/에서 pinyin(병음)방식으로 중국어를 변환할 수 있습니다.

변환된 중국어를 복사하여 사용하시면 됩니다.

예시)
  • 中文 을 입력하시려면 zhongwen을 입력하시고 space를누르시면됩니다.
  • 北京 을 입력하시려면 beijing을 입력하시고 space를 누르시면 됩니다.
닫기
    인기검색어 순위 펼치기

    RISS 인기검색어

      검색결과 좁혀 보기

      선택해제

      오늘 본 자료

      • 오늘 본 자료가 없습니다.
      더보기
      • 무료
      • 기관 내 무료
      • 유료
      • KCI등재

        1.2V 전원전압용 RGC 입력단을 갖는 5-Gb/s CMOS 광 수신기

        탁지영(Jiyoung Tak),김혜원(Hyewon Kim),신지혜(Jihye Shin),이진주(Jinju Lee),박성민(Sung Min Park) 大韓電子工學會 2012 電子工學會論文誌-SD (Semiconductor and devices) Vol.49 No.3

        본 논문에서는 0.13㎛ CMOS 공정을 이용하여 초고속 디지털 인터페이스 응용을 위한 5-Gb/s 광 수신기를 구현하였다. 전치증폭기인 TIA 내에는 낮은 전원전압에서도 동작이 가능한 개선된 RGC 입력구조를 사용하였고, 리미팅 증폭기 내에서는 interleaving 능동피드백 기법 및 소스 디제너레이션 기법을 활용하였다. 이로써, 제안한 광 수신기의 칩 측정결과, 72dBΩ 트랜스임피던스 이득, 4.7GHz 대역폭, 및 400mVpp 차동 출력전압 스윙레벨을 얻었다. 또한, 단일 1.2V 전원전압에서 66mW의 낮은 전력을 소모하며, 칩 면적은 1.6*0.8mm² 이다. This paper presents a 5-Gb/s optical receiver circuit realized in a 0.13-μm CMOS technologies for the applications of high-speed digital interface. Exploiting modified RGC input stage at the front-end transimpedance amplifier, interleaving active feedback and source degeneration techniques at the limiting amplifier, the proposed optical receiver chip demonstrates the measured results of 72-dBΩ transimpedance gain, 4.7-GHz bandwidth, and 400-mVpp differential output voltage swings up to the data rate of 5-Gb/s. Also, the chip dissipates 66mW in total from a single 1.2-V supply, and occupies the area of 1.6 * 0.8mm².

      • KCI등재

        노치필터를 이용한 CMOS Selective 피드백 저잡음 증폭기

        서미경(Mikyung Seo),윤지숙(Jisook Yun),한정원(Jungwon Han),탁지영(Jiyoung Tak),김혜원(Hyewon Kim),박성민(Sung Min Park) 大韓電子工學會 2009 電子工學會論文誌-SD (Semiconductor and devices) Vol.46 No.11

        본 논문에서는 0.18㎛ CMOS 공정을 이용하여 다양한 무선통신 시스템 표준을 포함하는 Selective 피드백 저잡음 증폭기(SF-LNA)를 설계하였다. 노치필터를 이용하여 불필요한 주파수 대역은 저지시키고 원하는 주파수 대역만 통과시키는 주파수 응답을 얻었고, 측정 결과 820~960㎒와 1.57~2.5㎓ 주파수 대역에서 각각 13㏈ 및 11.5㏈의 전력이득과 -10㏈ 이하의 입력 및 출력 임피던스 매칭을 얻었다. 제작한 칩은 1.8V의 단일 전원전압으로부터 15㎽의 낮은 전력소모를 가지며, 1.17 x 1.0㎟의 칩 사이즈를 갖는다. In this paper, a selective feedback low-noise amplifier (LNA) has been realized in a 0.18㎛ CMOS technology to cover a number of wireless multi-standards. By exploiting notch filter, the SF-LNA demonstrates the measured results of the power gain (S21) of 11.5~13㏈ and the broadband input/output impedance matching of less than -10㏈ within the frequency bands of 820~960㎒ and 1.5~2.5㎓, respectively. The chip dissipates 15㎽ from a single 1.8V supply, and occupies the area of 1.17 x 1.0㎟.

      연관 검색어 추천

      이 검색어로 많이 본 자료

      활용도 높은 자료

      해외이동버튼