http://chineseinput.net/에서 pinyin(병음)방식으로 중국어를 변환할 수 있습니다.
변환된 중국어를 복사하여 사용하시면 됩니다.
단말의 환경변수에 의한 멀티미디어 가입자망의 전송속도 분석에 관한 연구
김형배,박인정,채수익,박동선,송상섭,이재진,Kim, Hyoung-Bae,Park, In-Jung,Chae, Soo-Ik,Park, Dong-Sun,Song, Sang-Seob,Lee, Jae-Jin 대한전자공학회 2001 電子工學會論文誌-TC (Telecommunications) Vol.38 No.7
본 논문에서는 사용자 단말과 단말의 환경변수에 따른 멀티미디어 가입자망의 전송속도 비교 및 분석에 관한 연구를 수행하였다. 이를 위해 LAN과 같은 대칭적인 망에서 뿐만 아니라 ADSL과 같은 비대칭적인 망에서도 사용이 가능힌 속도측정 소프트웨어를 설계 및 구현하여 10BaseT 환경에서 전송속도를 비교 및 분석을 하였다. TCP 수신속도는 CPU 부하가 90%이상이 되기 전에는 통신망의 대역에 의존하여 변화함을 알 수 있었고 또한 TCP Receive Window(RWIN) 크기가 MTU의 2배 이상이 되면 속도와의 연관성이 줄어듬을 알 수 있었다. This study accomplish comparison and analysis multimedia access network speed configuration which is effected by different environmental variation. For this testing. Not only LAN configuration which is symmetric network, But also the ADSL which is asymmetric network is tested by network speed checking software which is designed by our lab in a 10BaseT environment. In the case of TCP receive speed, we find out the network speed is changed according to bands of network to 90% of CPU load. Also, If the TCP receive windows's size became 2 times rate more than MTU, it reduced the relation of speed rate.
분산연산 방식을 이용한 이산시간 Cellular 신경회로망의 하드웨어 구현
박성준,임준호,채수익,Park, Sung-Jun,Lim, Joon-Ho,Chae, Soo-Ik 대한전자공학회 1996 전자공학회논문지-B Vol.b33 No.1
본 논문에서는 이산시간 cellular 신경회로망(DTCNN)의 효율적인 디지털 하드웨어 구조를 제안한다. DTCNN은 셀간의 연결 형태를 결정하는 템플릿(template)내에서 국소적이며 공간 불변적인 특징을 가진다. 이와 같은 DTCNN의 특징과 분산연산 방식을 결합하여 간단한 하드웨어와 적은 연결선으로 DTCNN 하드웨어를 구현하였다. 또한 분산연산의 특징인 비트별 연산 방식을 사용하여 셀 간의 연결을 위한 넓은 버스 폭을 단일 비트로 줄였다. 본 논문에서는 제안한 구조를 프로그래밍이 가능한 FPGA를 사용하여 가변적인 구조를 갖는 DTCNN 보드로 구현하였다. In this paper, we propose an efficient digital architecture for the discrete-time cellular neural networks (DTCNN's). DTCNN's have the locality and the translation invariance in the templates which determine the patterns of the connection between the cells. Using distributed arithmetic (DA) and the characteristics of DTCNN, we propose a simple implementation of DTCNN. The bus width in the cell-to-cell interconnection is reduced to one bit because of DA's bitwise operation. We implemented the reconfigurable architecture of DTCNN using programmable FPGA.
원의연(Won, Eui-Yeon),채수익(Chae, Soo-Ik) 한국방송·미디어공학회 2013 한국방송공학회 학술발표대회 논문집 Vol.2013 No.6
High Efficiency Video Coding 비디오 표준은 다양한 분할방식 및 35가지 예측모드를 허용하기 때문에 최적의 분할 및 예측모드를 결정하기 위한 연산량이 많다. 이를 줄이기 위하여 본 논문에서는 CU분할의 결정에 있어 가설검정을 이용하여 early splitting 및 early pruning을 위한 임계값을 설정하고, early splitting의 경우 연산의 결과값이 임계값보다 클 경우, early pruning의 경우 연산의 결과값보다 임계값보다 작을 경우 CU의 분할을 조기에 결정하는 논문[1]의 방법을 차용하여 CU의 분할을 조기에 결정하며, 추가로 비트율 및 왜곡을 연산하는 예측모드의 개수를 줄임으로써 인코더의 성능을 향상시켰다. 또한 예측모드를 결정할 때 RDOQ를 수행하지 않음으로써 예측모드를 빠르게 결정하며, TU의 분할에 있어서도 CBF의 값 및 임계값을 이용한 early pruning 방법을 수행하여 인코더의 성능을 향상시켰다. 실험결과 5.9%의 luma BDRate의 증가가 있었으나, 63.7%의 인코딩 시간이 절감되었다.