http://chineseinput.net/에서 pinyin(병음)방식으로 중국어를 변환할 수 있습니다.
변환된 중국어를 복사하여 사용하시면 됩니다.
- 中文 을 입력하시려면 zhongwen을 입력하시고 space를누르시면됩니다.
- 北京 을 입력하시려면 beijing을 입력하시고 space를 누르시면 됩니다.
RISS 인기검색어
- 검색키워드
- 저자 : 정항산(Hang-San Jung) (검색결과 2 건)
- 무료
- 기관 내 무료
- 유료
-
4H-SiC UMOSFET의 gate dielectric 물질에 따른 온도 신뢰성 분석
정항산(Hang-San Jung),허동범(Dong-Beom Heo),김광수(Kwang-Su Kim) 한국전기전자학회 2021 전기전자학회논문지 Vol.25 No.1
본 논문에서는 고전압, 고전류 동작에 적합한 4H-SiC UMOSFET에 대해서 연구하였다. 일반적으로 SiO₂는 SiC MOSFET에서 gate dielectric으로 가장 많이 사용되는 물질이다. 하지만 4H-SiC보다 유전 상수 값이 2.5배 낮아서 높은 전계를 갖게 되므로 SiO₂/SiC 접합 부분에서 열악한 특성을 갖는다. 따라서 high-k 물질을 gate dielectric으로 적용한 소자를 SiO₂를 적용한 소자와 TCAD 시뮬레이션을 통해 전기적 특성을 비교하였다. 그 결과 BV 감소, VTH 감소, gm 증가, Ron 감소를 확인하였다. 특히 온도가 300K일 때, Al₂O₃와 HfO₂의 Ron은 66.29%, 69.49%가 감소하였으며 600K일 때도 39.71%, 49.88%가 감소하였다. 따라서 Al₂O₃와 HfO₂가 고전압 SiC MOSFET의 gate dielectric 물질로써 적합함을 확인하였다. In this paper, a 4H-SiC UMOSFET was studied which is suitable for high voltage and high current applications. In general, SiO₂ is a material most commonly used as a gate dielectric material in SiC MOSFETs. However, since the dielectric constant value is 2.5 times lower than 4H-SiC, it suffers a high electric field and has poor characteristics in the SiO₂/SiC junction. Therefore, the static characteristics of a device with high-k material as a gate dielectric and a device with SiO₂ were compared using TCAD simulation. The results show BV decreased, VTH decreased, gm increased, and Ron decreased. Especially when the temperature is 300K, the Ron of Al₂O₃ and HfO₂ decreases by 66.29% and 69.49%. and at 600K, Ron decreases by 39.71% and 49.88%, respectively. Thus, Al₂O₃ and HfO₂ are suitable as gate dielectric materials for high voltage SiC MOSFET.
-
스위칭 손실을 줄인 1700 V 4H-SiC Double Trench MOSFET 구조
나재엽(Jae-Yeop Na),정항산(Hang-San Jung),김광수(Kwang-Su Kim) 한국전기전자학회 2021 전기전자학회논문지 Vol.25 No.1
본 논문에서는 CDT(Conventional Double Trench) MOSFET보다 스위칭 시간과 손실이 적은 1700 V EPDT(Extended P+ shielding floating gate Double Trench) MOSFET 구조를 제안하였다. 제안한 EPDT MOSFET 구조는 CDT MOSFET 에서 소스 Trench의 P+ shielding 영역을 늘리고 게이트를 N+와 플로팅 P<SUP>-</SUP> 폴리실리콘 게이트로 나누었다. Sentaurus TCAD 시뮬레이션을 통해 두 구조를 비교한 결과 온 저항은 거의 차이가 없었으나 Crss(게이트-드레인 간 커패시턴스)는 게이트에 0 V 인가 시에는 CDT MOSFET 대비 32.54 % 줄었고 7 V 인가 시에는 65.5 % 감소하였다. 결과적으로 스위칭 시간 및 손실은 각각 45 %, 32.6 % 줄어 스위칭 특성이 크게 개선되었다. In this paper, 1700 V EPDT (Extended P+ shielding floating gate Double Trench) MOSFET structure, which has a smaller switching time and loss than CDT (Conventional Double Trench) MOSFET, is proposed. The proposed EPDT MOSFET structure extended the P+ shielding area of the source trench in the CDT MOSFET structure and divided the gate into N+ and floating P<SUP>-</SUP> polysilicon gate. By comparing the two structures through Sentaurus TCAD simulation, the on-resistance was almost unchanged, but Crss (Gate-Drain Capacitance) decreased by 32.54 % and 65.5 %, when 0 V and 7 V was applied to the gate respectively. Therefore, the switching time and loss were reduced by 45 %, 32.6 % respectively, which shows that switching performance was greatly improved.
ScienceON
DBpia연관 검색어 추천
이 검색어로 많이 본 자료
활용도 높은 자료
