http://chineseinput.net/에서 pinyin(병음)방식으로 중국어를 변환할 수 있습니다.
변환된 중국어를 복사하여 사용하시면 됩니다.
양현미(Hyeon-Mi Yang),김세호(Sea-Ho Kim),박근식(Keun-Sik Park),김태근(Tae-Gun Km),김희석(Hi-Seok Kim) 한국정보기술학회 2009 Proceedings of KIIT Conference Vol.2009 No.-
본 논문에서는 RTL레벨에서 적용 가능한 ODC연산을 사용하여 저전력 UART 설계를 하였다. ODC 연산은 동기식 논리 시스템에서 데이터패스의 출력으로부터 레지스터까지 Don't Care 조건을 추정하여 저전력 설계에 적용 할 수 있다. 본 논문에서는 ODC 연산의 결과를 이용하여 마이크로프로세서의 UART 블록에 적용하였다. 실험 결과 ODC연산적용 전과 비교하여 30%정도의 소비전력 감소결과를 구하였다. In this paper, a sample design of UART using ODC(Observability Don't Care) computation that is one of methods for Clock Gating applicable at the register transfer level(RTL). The ODC computation Method is applied at the point that estimate the value considering Don't Care Conditions from output of datapath to registers using clock in logic system. Using modified this value, this paper shows the results of reduce consumption power due to controlling clock that was supplied at registers. In Experimental results, ODC computation Method reduce power reductions of around 30% respectively.
김세호(Sea-Ho Kim),양현미(Hyeon-Mi Yang),송우영(Woo-Young Song),김희석(Hi-Seok Kim) 한국정보기술학회 2009 Proceedings of KIIT Conference Vol.2009 No.-
MP3 디코더/인코더에 사용되는 Modified Discrete Cosine Transform(MDCT)/Inverse MDCT(IMDCT)을 DCT기반의 알고리즘을 사용하여 저전력으로 구현한다. MDCT/IMDCT의 계산과정은 MPEG audio layer3에서 가장 중요시 되며 디코딩/인코딩 시 가장 많은 연산량을 가진다. 따라서 본 논문에서는 MDCT/IMDCT의 공통 블럭을 사용하여 효율 적인 MDCT/IMDCT를 하드웨어로 구현 하였다. xilinx FPGA에 합성한 결과 94㎒의 동작 주파수로 합성된 것을 확인 하였다. In this paper, we have proposed the Modified Discrete Cosine Transform(MDCT)/Inverse MDCT(IMDCT) in MPEG audio layer 3 to a FPGA. The computation process of the MDCT/IMDCT is most intensive in MPEG audio layer 3. Therefore, this paper implemented an efficient IMDCT/MDCT using common operation block As the result to our experimental design, the MDCT/IMDCT are operated in 94㎒ on a XLINX-FPGA chip.
김세호(Sea-Ho Kim),양현미(Hyeon-Mi Yang),김희석(Hi-Seok Kim) 한국정보기술학회 2009 한국정보기술학회논문지 Vol.7 No.2
This paper presents a clock-gating method to reduce power consumption for the data-path of RISC core and Interface blocks through instruction decoding step. The proposed method has effectively controlled the clock switching dissipation by adopting clock-gating to the clock of memory blocks and the control signal of main controller. We have also exploited ODC(Output Don't Care) computation that is one of methods for Clock Gating applicable at the I/O ports, Interrupt blocks, and Timer block in order to design the low-power interface blocks. In experimental results, the proposed Clock-gating method reduce dynamic power saving up to 38.4% comparing to those of RISC controller which is not adopted clock gating.