E-waste recycling의 경제성(經濟性) 고찰(考察)

오재현,강남기,Oh, Jae-Hyun,Kang, Nam-Kee 한국자원리싸이클링학회 2013 資源 리싸이클링 Vol.22 No.4

E-waste(폐전기전자기기, WEEE)는 많은 종류의 금속을 함유한 유가물과 유해물의 복합혼합물로 자원의 유효이용과 환경부하저감을 위해 리싸이클링 처리가 필수로 되어 있다. 특히 최근 레어메탈의 공급제약문제 등으로 도시광산자원 중에서 E-waste의 비중이 높아지고 있다. 한편, E-waste의 리싸이클링산업에 있어서 E-waste의 경제적 가치의 파악은 매우 중요하다. 이와 같은 관점에서 본보에서는 E-waste를 대형가전, 소형가전, 휴대전화기 및 PCB(전자인쇄회로기판, 기판)로 분류해서 경제적 가치를 논하였다. Waste electrical and electronic equipment(WEEE or E-waste) is one of the fastest growing waste stream in Korea. The proper management of such equipment has become of major concern for solid waste professionals because of the large growth of the waste stream and the presence of a myriad of toxic materials in it. In this paper, in order to evaluate the economical value of the recycling metallic materials from the E-waste, big size electrical home appliances, small size electrical home appliances, end of life hand phone and PCB(printed circuit board) were reviewed.

WiFi용 스위치 칩 내장형 기판 기술에 관한 연구

박세훈,유종인,김준철,윤제현,강남기,박종철,Park, Se-Hoon,Ryu, Jong-In,Kim, Jun-Chul,Youn, Je-Hyun,Kang, Nam-Kee,Park, Jong-Chul 한국마이크로전자및패키징학회 2008 마이크로전자 및 패키징학회지 Vol.15 No.3

본 연구에서는 상용화된 2.4 GHz 영역대에서 사용되어지는 WiFi용 DPDT(Double Pole Double throw) switch 칩을 laser 비아 가공과 도금 공정을 이용하여 폴리머 기판내에 내장시켜 그 특성을 분석하였으며 통상적으로 실장되는 wire 본딩방식으로 패키징된 기판과 특성차이를 분석 비교하였다. 폴리머는 FR4기판과 아지노 모토사의 ABF(Ajinomoto build up film)를 이용하여 패턴도금법으로 회로를 형성하였다. ABF공정의 최적화를 위해 폴리머의 경화정토를 DSC (Differenntial Scanning Calorimetry) 및 SEM (Scanning Electron microscope)으로 분석하여 경화도에 따라 도금된 구리패턴과의 접착력을 평가하였다. ABF의 가경화도가 $80\sim90%$일 경우 구리층과 최적의 접착강도를 보였으며 진공 열압착공정을 통해 기공(void)없이 칩을 내장할 수 있었다. 내장된 기관과 와이어 본딩된 기판의 측정은 S 파라미터를 이용하여 삽입손실과 반사손실을 비교 분석하였으며 그 결과 삽입손실은 두 경우 유사하게 나타났지만 반사손실의 경우 칩이 내장된 경우 6 GHz 까지 -25 dB 이하로 안정적으로 나오는 것을 확인할 수 있었다. In this study, we fabricated embedded IC (Double Pole Double throw switch chip) polymer substrate and evaluate it for 2.4 GHz WiFi application. The switch chips were laminated using FR4 and ABF(Ajinomoto build up film) as dielectric layer. The embedded DPDT chip substrate were interconnected by laser via and Cu pattern plating process. DSC(Differenntial Scanning Calorimetry) analysis and SEM image was employed to calculate the amount of curing and examine surface roughness for optimization of chip embedding process. ABF showed maximum peel strength with Cu layer when the procuring was $80\sim90%$ completed and DPDT chip was laminated in a polymer substrate without void. An embedded chip substrate and wire-bonded chip on substrate were designed and fabricated. The characteristics of two modules were measured by s-parameters (S11; return loss and S21; insertion loss). Insertion loss is less than 0.55 dB in two presented embedded chip board and wire-bonded chip board. Return loss of an embedded chip board is better than 25 dB up to 6 GHz frequency range, whereas return loss of wire-bonding chip board is worse than 20 dB above 2.4 GHz frequency.

고유전율/저유전율 LTCC 동시소성 기판의 휨 현상

조현민,김형준,이충석,방규석,강남기,Cho, Hyun-Min,Kim, Hyeong-Joon,Lee, Chung-Seok,Bang, Kyu-Seok,Kang, Nam-Kee 한국마이크로전자및패키징학회 2004 마이크로전자 및 패키징학회지 Vol.11 No.3

In this paper, warpages of heterogeneous LTCC substrates comprised of high K/low K hi-layered structure were investigated. The effect of glass content in high K LTCC layer on the warpage of substrate during co-firing process was examined. Shrinkage and dielectric properties of high K and low K green sheets were measured. In-situ camber observation by hot stage microscopy showed different camber development of heterogeneous LTCC substrates according to glass content in high K green sheet. High K green sheet containing $50\%$ glass was matched to low K green sheet in the shrinkage. Therefore, LTCC substrate of Low K/High K+$50\%$ glass structure showed flat surface after sintering. 본 연구에서는 고유전율(K100) 및 저유전율(K7.8) LTCC(Low Temperature Co-fired Ceramics) 그린 시트를 이종 LTCC 기판으로 동시 소성하는 경우, 고유전율 LTCC 내의 유리 분말 함유량에 따라 발생하는 수축 거동 변화가 이종 LTCC기판의 휨 특성에 미치는 영향에 대하여 평가하였다. 유리 분말 함유량의 증가에 따른 고유전율 LTCC 그린시트의 수축률 및 유전 특성을 측정하였으며, 고유전율/저유전율 비대칭형 적층체의 소결 거동을 고온 현미경을 이용하여 실시간으로 측정하였다. $50\%$ 유리가 첨가된 K100 조성의 경우 수축 개시 온도 및 수축 구간의 범위 , 최종 수축률이 K7.8 조성과 유사하였으며, 동시 소성 시 가장 우수한 휨 특성을 나타내었다.

MCM-D 공정기술을 이용한 V-BAND FILTER 구현에 관한 연구

유찬세,송생섭,박종철,강남기,차종범,서광석,Yoo Chan-Sei,Song Sang-Sub,Part Jong-Chul,Kang Nam-Kee,Cha Jong-Bum,Seo Kwang-Seok 대한전자공학회 2006 電子工學會論文誌-SD (Semiconductor and devices) Vol.43 No.9

본 연구에서는 Si bump를 이용해 기판의 기계적, 열적 특성을 개선한 MCM-D 기판공정을 개발하였고, 이를 system-on-package(SOP)-D개념의 system 구현에 적용하고자 하였다. 이 과정에서 밀리미터파 대역에 적용될 수 있는 필터를 설계하고 구현하여 그 특성을 관찰하였다. 두 가지 형태의 필터를 구현하였는데 첫 번째는 공진기간의 커플링을 이용한 구조로서 2층의 금속층과 3층의 유전체(BCB)를 이용하였다. 구현된 필터 특성은 중심주파수 55 GHz에서의 삽입손실이 2.6 dB이고 군지연이 0.06 ns정도로 우수한 특성을 나타내었다. 또한 일반적으로 알려진coupled line 형태의 필터를 구현하였는데 삽입손실이 3 dB, 군지연이 0.1 ns정도의 특성을 나타내었다. 이렇게 내장형 필터를 포함한 MCM-D 기판은 MMIC를 flip-chip 방법으로 실장 할 수 있어서 집적화된 밀리미터파 대역 초소형 system 구현에 적용되어 우수한 특성을 나타낼 것으로 기대된다. Novel system-on-package (SOP) - D technology to improve the mechanical and thermal properties of a MCM-D substrate was suggested. Based on this investigation, the two types of band pass filters for the V-band application with unique structure were designed and implemented using 2-metals, 3-BCB layers. The first type using distributed resonator had the insertion loss below 2.6 dB at 55 GHz and group delay was below 0.06 ns. For the second type with edge coupled structure, the insertion loss and group delay were 3 dB and 0.1 ns, respectively. Suggested MCM-D substrate with band pass filter can be used to evaluate mm-Wave system including flip-chip bonded MMIC.

PCB내 1005 수동소자 내장을 이용한 Diplexer 구현 및 특성 평가

박세훈,윤제현,유찬세,김필상,강남기,박종철,이우성,Park, Se-Hoon,Youn, Je-Hyun,Yoo, Chan-Sei,Kim, Pil-Sang,Kang, Nam-Kee,Park, Jong-Chul,Lee, Woo-Sung 한국마이크로전자및패키징학회 2007 마이크로전자 및 패키징학회지 Vol.14 No.2

현재 PCB기판내에 소재나 칩부품을 이용하여 커패시터나 저항을 구현하여 내장시키는 임베디드 패시브기술에 대한 연구가 많이 진행되어 지고 있다. 본 연구에서는 커패시터 용량이나 인덕터의 특성이 검증된 칩부품을 기판내 내장시켜 다이플렉서 기판을 제작하였다. $880\;MHz{\sim}960\;MHz(GSM)$영역과 $1.71\;GHz{\sim}1.88\;GHz(DCS)$영역을 나누는 회로를 구성하기 위해 1005크기의 6개 칩을 표면실장 공정과 함몰공정으로 형성시켜 Network Analyzer로 측정하여 비교하였다. chip표면실장으로 구현된 Diplexer는 GSM에서 최대 0.86 dB의 loss, DCS에서 최대 0.68 dB의 loss가 나타났다. 표면실장과 비교하였을 때 함몰공정의 Diplexer는 GSM 대역에서 약 5 dB의 추가 loss가 나타났으며 목표대역에서 0.6 GHz정도 내려갔다. 칩 전극과 기판의 도금 연결부위는 $260^{\circ}C$, 80분의 고온공정 및 $280^{\circ}C$, 10초의 솔더딥핑의 열충격 고온공정에서도 이상이 없었으며 특성의 변화도 거의 관찰되지 않았다. Today lots of investigations on Embedded Passive Technology using materials and chip components have been carried out. We fabricated diplexers with 1005 sized-passives, which were made by burying chips in PCB substrate and surface mounting chip on PCB. 6 passive chips (inductors and capacitors) were used for the frequency divisions of $880\;MHz{\sim}960\;MHz(GSM)$ and $1.71\;GHz{\sim}1.88\;GHz(DCS)$. Two types of diplxer were characterized with Network analyzer. The chip buried diplexer showed extra 5db loss and a little deviation of 0.6GHz at aimed frequency areas, whereas the chip mounted diplexer showed man. 0.86dB loss within GSM field and max. 0.68dB within DCS field respectively. But few degradations were observed after $260^{\circ}C$ for 80min baking and $280^{\circ}C$ for 10sec solder floating.

전기방사법을 이용한 Ag 나노입자 분산 고분자 나노파이버와 Ag 나노파이버 제조 및 특성 평가

김희택,황치용,송한복,이근재,주연준,홍성재,강남기,박성대,김기도,좌용호,Kim, Hee-Taik,Hwang, Chi-Yong,Song, Han-Bok,Lee, Kun-Jae,Joo, Yeon-Jun,Hong, Seong-Jei,Kang, Nam-Kee,Park, Seong-Dae,Kim, Ki-Do,Cho, Yong-Ho 한국분말야금학회 2008 한국분말재료학회지 (KPMI) Vol.15 No.2

Functional nanomaterial is expected to have improved capacities on various fields. Especially, metal nanoparticles dispersed in polymer matrix and metal nanofiber, one of the functional nanomaterials, are able to achieve improvement of property in the electric and other related fields. In this study, the fabrication of metal (Ag) nanoparticle dispersed nanofibers were attempted. The Ag nanoparticle dispersed polymer nanofiber and Ag nanofiber were fabricated by electrospinning method using electric force. First, PVP/$AgNO_3$ nanofibers were synthesized by electrospinning in $18{\sim}22kV$ voltage with the starting materials (Ag-nitrate) added polymer (PVP; poly (vinylpyrrolidone)). Then Ag nanoparticle dispersed polymer nanofibers were fabricated to reduce hydrogen reduction at $150^{\circ}C$ for 3hr. And Ag nanofibers were synthesized by the decomposited of PVP at $300{\sim}500^{\circ}C$ for 3hr. The nanofibers were analyzed by XRD, TGA, FE-SEM and TEM. The experimental results showed that the Ag nanofibers could be applied in many fields as an advanced material.

2.4GHz 무선랜 대역을 위한 Front End Module 구현

이윤상,류종인,김동수,김준철,박종대,강남기,Lee, Yun-Sang,Ryu, Jong-In,Kim, Dong-Su,Kim, Jun-Chul,Park, Jong-Dae,Kang, Nam-Kee 한국마이크로전자및패키징학회 2008 마이크로전자 및 패키징학회지 Vol.15 No.1

본 논문에서는 2.4GHz의 무선랜 대역에 사용하고 LTCC 다층 기술이 적용된 Front-end Module를 제작하였다. 제안된 FEM은 전력증폭기 IC, 스위치 IC와 LTCC 모듈로 구성하였다. LTCC 모듈은 송신단은 출력 매칭회로(matching circuit)와 저역통과필터, 수신단은 대역통과필터로 구성하였다. 출력 매칭회로를 LTCC에서 구현하기 위해 PCB에서 구현한 출력 매칭회로의 매칭 파라미터를 이용하였다. LTCC 기판의 특성은 유전율 9.0이다. 기판은 각 층의 두께가 30um인 그린시트를 총 26장을 사용하였다. 패턴용 도체는 Ag 페이스트를 사용하였다. 모듈의 크기는 $4.5mm{\times}3.2mm{\times}1.4mm$이다. 제작된 FEM은 21dB의 이득과 -31dBc(1st side lobe)와 -594Bc(2nd side lobe)의 ACPR, 그리고 23dBm의 P1dB 특성을 가짐을 확인하였다. In this paper, the front end module (FEM) was proposed for 2.4GHz WLAN band by LTCC multilayer application. The FEM was composed of power amplifier IC, switch IC, and LTCC module. LTCC module consists of output matching circuit and lowpass filter as Tx part, bandpass filter as Rx part. Design of output matching circuit for LTCC was used matching parameter from output matching circuit based on lumped circuit on the PCB board. The dielectric constant of LTCC substrate is 9. The substrate was composed of total 26 layers with each 30um thickness. Ag paste was used for the internal pattern as the conductor material. The size of the module is $4.5mm{\times}3.2mm{\times}1.4mm$. The fabricated FEM showed the gain of 21dB, ACPR of less than -31dBc first side lobe and Less than -59dBc second side lobe and the output power of 23Bm at P1dB.

디스플레이 반도체 기술 적용을 위한 청정 나노잉크 제조 기술

김종웅,홍성제,김영석,김용성,이정노,강남기,Kim, Jong-Woong,Hong, Sung-Jei,Kim, Young-Seok,Kim, Young-Sung,Lee, Jeong-No,Kang, Nam-Kee 한국마이크로전자및패키징학회 2010 마이크로전자 및 패키징학회지 Vol.17 No.1

Printing technologies have been indicated as alternative methods for patterning conductive, semi-conductive or insulative materials on account of their low-cost, large-area patternability and pattern flexibility. For application of the printing technologies in manufacture of semiconductor or display modules, ink or paste composed of nanoparticles, solvent and additives are basically needed. Here, we report recent advances in eco-friendly nano-ink technology for semiconductor and display technology. Then, we will introduce an eco-friendly ink formation technology developed in our group with an example of manufacturing $SiO_2$ nanopowders and inks. We tried to manufacture ultrafine $SiO_2$ nanoparticles by applying a low-temperature synthetic method, and then attempted to fabricate the printed $SiO_2$ film onto the glass substrate to see whether the $SiO_2$ nanoparticles are feasible for the printing or not. Finally, the electrical characteristics of the films were measured to investigate the effect of the manufacturing parameters. 나노잉크를 이용한 프린팅 기술은 기존의 리소그래피를 통한 절연체, 반도체 및 전도체의 패터닝 기술에 비해 비용절감, 대면적 기판 적용 가능성 및 회로의 유연성 등의 측면에서 장점을 가지므로 최근 크게 주목받고 있다. 이러한 프린팅 기술이 반도체 또는 디스플레이 제조 공정에 성공적으로 적용되기 위해서는 먼저 나노입자, 용매 및 첨가제로 구성된 나노잉크 또는 페이스트의 개발이 선행되어야 한다. 본 고에서는 이러한 반도체 및 디스플레이 적용을 위한 나노잉크의 청정 제조기술과 관련하여 최근의 연구 동향에 대하여 보고하고자 한다. 또한 나노잉크의 청정 제조기술과 관련한 구체적인 예를 설명하기 위하여 본 연구팀에서 개발한 청정 저온 $SiO_2$ 합성 기술을 소개하고자 하였다. 먼저 저온에서의 무폐수 청정공정을 통해 $SiO_2$ 나노입자를 제조하고, 이를 이용하여 프린팅 기술에 적용이 가능한 나노잉크를 제조하였다. 제조된 잉크를 유리 기판에 프린팅하여 다양한 특성 평가를 실시하였으며, 마지막으로 제조 공정상의 여러 시험변수가 프린팅된 필름의 전기적 특성에 미치는 영향에 대한 고찰을 통해 기술의 적용가능성을 평가하고자 하였다.

B₂O₃와 CuO가 첨가된 Ba(Mg_1/3Nb_2/3)O₃ 세라믹스의 저온소결과 마이크로파 유전특성 연구

임종봉,손진옥,남산,유명재,이우성,강남기,이확주,Lim, Jong-Bong,Son, Jin-Ok,Nahm, Sahn,Yoo, Myong-Jea,Lee, Woo-Sung,Kang, Nam-Kee,Lee, Hwack-Joo 한국전기전자재료학회 2005 전기전자재료학회논문지 Vol.18 No.1

B$_2$O$_3$ added Ba(Mg$_{1}$3/Nb$_{2}$3/)O$_3$ (BBMN) ceramics were not sintered below 900 $^{\circ}C$. However, when CuO was added to the BBMN ceramic, it was sintered even at 850 $^{\circ}C$. The amount of the $Ba_2$B$_2$O$_{5}$ second phase decreased with the addition of CuO. Therefore, the CuO additive is considered to react with the B$_2$O$_3$ inhibiting the reaction between B$_2$O$_3$ and BaO. Moreover, it is suggested that the solid solution of CuO and B$_2$O$_3$ might be responsible for the decrease of the sintering temperature of the specimens. A dense microstructure without pores was developed with the addition of a small amount of CuO. However, a porous microstructure with large pores was formed when a large amount of CuO was added. The bulk density, the dielectric constant ($\varepsilon$$_{r}$) and the Q-value increased with the addition of CuO but they decreased when a large amount of CuO was added. The variations of those properties are closely related to the variation of the microstructure. The excellent microwave dielectric properties of Qxf = 21500 GHz, $\varepsilon$$_{r}$ = 31 and temperature coefficient of resonance frequency($\tau$$_{f}$) = 21.3 ppm/$^{\circ}C$ were obtained for the Ba(Mg$_{1}$3/Nb$_{2}$3/)O$_3$+2.0 mol%B$_2$O$_3$+10.0 mol%CuO ceramic sintered at 875 $^{\circ}C$ for 2 h.h.2 h.h.

Contact 경계조건을 이용한 CIB 패키지의 휨 수치모사

이상혁(Sang-Hyuk Lee),김선경(Sun Kyoung Kim),박세훈(Se-Hoon Park),강남기(Nam-Kee Kang) 한국생산제조학회 2009 한국생산제조시스템학회 학술발표대회 논문집 Vol.2009 No.5

In this work, we have analyzed the warpage of em packages after processing. Geometric complexity is the main bottleneck in package simulation. Moreover, each layer has been modeled separately and then assembled together by the use of the contact boundary conditions between layers. Thus, modeling with full consideration of temperature-dependent properties and thermal cure is possible by nonlinear simulation with cure model but infeasible in terms of cost-effectiveness. Therefore, we have proposed to use the pseudo processing temperature (PPT) where the stress is free throughout the entire domain. As a result, warpage of CIB packages can be accurately simulated with a linear solver thanks to the use of PPT.