http://chineseinput.net/에서 pinyin(병음)방식으로 중국어를 변환할 수 있습니다.
변환된 중국어를 복사하여 사용하시면 됩니다.
듀얼 위상 주파수 검출기를 이용한 차지펌프 PLL 설계
李俊昊(Jun Ho Lee),李根浩(Geun Ho Lee),孫周浩(Ju Ho Son),金善泓(Sun Hong Kim),劉永奎(Young Gyu Yu),金東龍(Dong Yong Kim) 大韓電子工學會 2001 電子工學會論文誌-SD (Semiconductor and devices) Vol.38 No.8
본 논문에서는 위상획득과정과 동기과정에서의 trade-off를 향상시킨 듀얼 위상 주파수 검출기를 이용하여 차지펌프 PLL을 설계하였다. 제안된 듀얼 위상 주파수 검출기는 상승에지에서 동작하는 POSITIVE 위상 주파수 검출기와 하강에지에서 동작하는 NEGATIVE 위상 주파수 검출기로 구성되어있다. 또한 PLL에 사용된 차지펌프는 전류뺀셈회로를 이용하여 전류 부정함을 감소시켰으며, reference spurs와 전압제어발진기의 변동을 감소시킬수 있도록 구현하였다. 제안된 PLL의 동작특성은 0.25㎛ CMOS 공정 파라미터를 이용하여 SPICE 시뮬레이션을 통해 검증되었다. In this paper, the charge pump PLL using the dual PFD to improve the trade-off between acquisition behavior and locked behavior is proposed. This dual PFD consists of a positive edge triggered PFD and a negative edge triggered PFD. The proposed charge pump shows that it is possible to overcome the issue of the charge pump current mismatch by the current subtraction circuit. Also, this charge pump can suppress reference spurs and disturbance of the VCO control voltage. The proposed charge pump PLL is simulated by SPICE using 0.25㎛ CMOS process parameters.