Design of low dropout regulator with high power supply rejection over wide frequency range

Javed, Khurram 한양대학교 대학원 2017 국내박사

스마트 모바일 기기를 위한 고효율 멀티페이스 벅 변환기

한재훈 한양대학교 대학원 2016 국내석사

마트폰, 테블릿 PC의 등장으로 인해 스마트 모바일 시장은 빠르게 발전하고 있다. 대부분의 스마트 기기는 배터리로 동작하기 때문에 다양한 내부 전원을 공급 받기 위해서 배터리 전압을 내부 시스템 전압 전원으로 전력 변환을 하는 회로가 필요하고, 전력 변환 효율은 멀티미디어 기기의 사용시간을 보장하기 위하여 매우 중요한 성능으로 부각 되었다. 이를 구현하기 위해 다양한 Power Management 회로의 연구가 급속도로 증가하고 있다. 인덕터 타입의 DC-DC 변환기는 스위칭의 동작에 따른 출력 전압 리플이 존재 하지만, 매우 높은 효율을 갖기 때문에 배터리 수명이 중요한 휴대용 멀티미디어 기기에 적합하다[1]. 멀티페이스 구조의 벅 컨버터는 인덕터를 두 개 이상 사용하여 출력전압을 생성하고 전류 공급을 한다[2]. 멀티페이스 벅 컨버터는 리플 상쇄 효과가 있기 때문에 작은 크기의 출력 커패시터 사용할 수 있고, 더 적은 인덕턴스를 갖는 인덕터의 사용이 가능하여 빠른 천이 응답(transient response) 특성과 높은 효율을 지니게 된다[2]. 또한 수 A급의 대용량의 부하전류가 필요한 모바일 기기에 최적화된 전력을 공급하기 위한 4-페이스의 구조로 설계되었다[4],[5]. 사용된 공정은 동부 0.18㎛ COMS공정을 통해 제작되었고 전체 칩의 크기는 2.3x2.3㎟ 이다.

스마트 모바일 기기를 위한 multi-phase 벅 변환기 설계

이희영 한양대학교 대학원 2013 국내석사

This paper presents a design of a multi-phase DC-DC buck converter for smart mobile devices. It is designed using more than 2 inductors. Multi-phase structure has some advantage. One is that, it has ripple cancellation effect so, output capacitor size can be decreased. Also, it makes the output voltage regulation more fast. We can use less size inductor, so transient response is more fast. It operates with a switching frequency of 2㎒. The designed DC-DC converter is fabricated with the 0.18㎛ CMOS technology. The overall die size is 3.61㎟, and controller size is 0.7㎟. The converter has the maximum efficiency over 90% for the output voltage of 2V.

Incremental 델타-시그마 아날로그/디지털 변환기 설계

정진영 한양대학교 대학원 2012 국내석사

현대과학이 나날이 발전하면서 동시에 미디어산업과 스마트폰 시장이 기하급수적으로 발전하고 있으며 유비쿼터스 기술이 우리 생활을 더욱 더 윤택하게 만들고 있다. 이러한 흐름에 따라 오버샘플링 델타-시그마 analog-to-digital converter (ADC)가 센서 응용 분야에서 많은 관심을 받고 있다. 델타-시그마 방식의 ADC의 경우 저 주파수 대역에서 타구조의 비해 전력 소모 대비 높은 해상도를 얻을 수 있기 때문에 고해상도 설계에 적합한 델타-시그마 모듈레이터의 장점들은 앞으로 휴대용 전자제품을 포함해 광범위한 분야에 크게 요구될 것으로 판단된다. 따라서 본 논문에서는 3차 1-bit 이산시간 incremental 델타-시그마 ADC를 구현하였다. 제안된 회로는 current mirror 방식의 operational transconductance amplifier(OTA) 기반의 스위치-커패시터 회로 구조와 피드-포워드 구조를 채택하여 설계하였으며, 디지털 데시메이션 필터는 4차 sinc 필터를 FPGA로 구현하였다.

스마트 기기용 고해상도 Incremental 아날로그 프론트-엔드 설계

정현용 한양대학교 2015 국내석사

2014년 IT(Information Technology) 산업의 화두는 사물인터넷(Internet of Things, IoT)과 웨어러블 장치이다. 이는 앞으로의 성장이 더 기대되는 분야이며 이에 따라 사물인터넷과 웨어러블 장치에 필요한 센서의 수요는 더욱 급증할 것으로 예상된다[1]-[2]. 이는 곧 아날로그-디지털 변환기(analog-to-digital converter, ADC)의 수요가 증가하게 됨을 의미하고 사물인터넷 및 웨어러블 장치가 저전력을 요구하기 때문에 전력 소모 대비 높은 해상도를 가지는 오버샘플링 델타-시그마 ADC의 연구가 더욱 활발해 질 것이다. 따라서 본 논문에서는 스마트기기용 고해상도 Incremental 아날로그 프론트-엔드를 설계하였다. 본 논문의 설계에는 센서를 통해 들어오는 작은 신호를 증폭하기 위하여 1~200배 전압이득을 갖는 프로그래머블 이득 증폭기(Programmable Gain Amplifier, PGA)와 2차 1-bit 이산시간 델타-시그마 모듈레이터가 설계되었으며 PGA는 전압이득이 증가함에 따라 잡음도 같이 증가하기 때문에 증가되는 잡음을 고려하여 증폭기를 설계하였고 델타-시그마 모듈레이터는 입력 공통(common) 전압의 변화에도 일정한 출력 공통 전압을 가지도록 더블 샘플링 구조로 설계하였다. 본 논문의 회로는 Magna 0.18㎛ CMOS 공정으로 제작되었으며 델타-시그마 모듈레이터에 대한 칩 테스트 결과 100㎐의 신호 대역 내에서 SNR 100.71dB, SNDR 100.37dB를 가졌으며 모듈레이터의 전체 전력 소모는 0.556㎽이다.

CMOS image sensor용 고해상도 델타-시그마 ADC 설계

최용석 한양대학교 대학원 2011 국내석사

이 논문은 CMOS image sensor용 고해상도 델타-시그마 ADC 설계에 대한 전반적인 내용을 포함하고있다. 제안된 회로는 이산시간 델타-시그마 모듈레이터와 디지털 필터, 컬럼 래치, 컨트롤 버스, 데이터 버스 그리고 코너센싱회로로 구성되어있다. 전력소모를 줄이고 기존회로보다 작은 사이즈를 갖도록 만들기 위하여 OTAs를 인버터로 교체하였다. 제안된 회로는 전류를 센싱하고 조정하므로서 모든칩이 코너에 상관없이 일정한 전력을 갖도록 한다. 3차 단일-비트 이산-시간 델타-시그마 모듈레이터는 0.13㎛ CIS 공정으로 구현되었다. 시뮬레이션 결과는 180 클럭 사이클을 사용하여 14비트 해상도를 갖는 모듈레이터를 설계하였으며 코너센싱회로는 각 코너에 따른 전력소모차이를 최대 110%에서 6.5%로 줄였다.

향상된 PSRR을 갖는 저전력 Capless LDO Regulator

강우빈 한양대학교 대학원 2023 국내석사

국문요지 최근 전기자동차, 스마트폰, 메모리, IoT 등 우리 생활의 모든 부분에 반도체가 사용되면서 저전력, 고성능 반도체의 수요가 급증하고 있다. 전자기기를 사용하다 보면 열이 발생하게 되고 이는 곧 전력이 낭비되고 있다는 것을 의미한다. 이를 해결하기 위해 PMIC(Power Management Integrated Circuits) 분야에서는 끊임없이 고효율, 저전력 전력 관리 회로 연구에 힘을 쓰고 있다. 본 논문은 차량용 헤드램프를 구동하기 위한 60 V GaN based Buck-Boost Converter 설계 및 PSRR을 향상한 저전력 Capless LDO Regulator 설계에 관한 것이다. 차량용 반도체는 전압이 갑자기 높아지는 Load dump에 대비하여 고전압에서도 동작 할 수 있어야 하며, 높은 온도에서도 동작할 수 있는 고 신뢰성이 요구된다. 기존 실리콘 기반 스위치를 사용하기에는 한계가 존재하여 본 논문에서는 차세대 전력 반도체인 GaN 소자를 사용하여 설계하였다. 또한, 저전력 Capless LDO Regulator의 경우 PSRR을 향상시키기 위해 Feed-forward path를 구성하여 Pass transistor에서 노이즈가 서로 상쇄되어 향상되도록 설계를 하였다. Buck-Boost Converter 회로는 TSMC 0.18 μm HV BCDMOS 공정에서 제작되었다. 설계된 회로는 7 V ~ 60 V 입력, 17.5 V 출력으로 동작하며 5 MHz 주파수에서 동작한다. 최대 부하전류는 1 A이다. 저전력 Capless LDO Regulator는 Samsung 28 nm CMOS 공정에서 제작되었으며 1.2 V-2 V 입력, 1 V-1.6 V 출력으로 동작한다. 최대 부하전류는 10 mA이다.

IoT 기기를 위한 초 저전력 전력관리회로 설계

한승호 한양대학교 2022 국내석사

With the recent development of IoT technology, electronic products used for mobile use are increasing explosively. In addition, devices that operate only in special situations among IoT devices spend most of their time in power saving mode. Since Most of these products operate at the DC voltage supplied to a battery, and as the power voltage changes as the battery is used, the voltage generated from the battery is converted to a constant voltage, and a Power Management Integrated Circuit (PMIC) having high efficiency and low power has been actively researched. In this paper, we discuss the design of ultra-low power buck converter and LDO regulator with low quiescent current. A buck converter was manufactured using a 0.18 μm High Voltage BCDMOS process, and the input voltage is 1.8 Vand the power voltage is 1.2 V. The designed part is 350μm × 345μm, and the maximum load current is 2.5 mA. In addition, the Quiescent current of 150 nA is achieved through a comparator with a BGR with a consumption current of 76 nA and a comparator with a consumption current of 65 nA. The ultra-low power Capacitorless LDO consists of Error Amp, CMFB, Pass Transistor, and inverter-based dynamic unit, and is manufactured using the 28 nm CMOS process. The input voltage is 1 V and the output voltage is 0.8 V. The designed area is 100 μm×120 μm, and the maximum load current is 100 mA. In addition, the Quiescent current of 43 nA is achieved through CMFB with 27 nA consumption current and Error Amp with 16 nA consumption current and inverter-based dynamic unit. 최근 IoT 기술이 발달함에 따라 모바일용으로 사용되는 전자제품이 폭발적으로 증가하는 추세이다. 또한 IoT기기 중에 특수한 상황에서만 동작하는 기기의 경우 절전모드에서 대부분의 시간을 보낸다. 이러한 제품들을 대부분 배터리로 공급되는 DC전압에서 동작하며, 배터리는 사용함에 따라 출력전압이 바뀌기 때문에 배터리에서 출력되는 전압을 일정한 전압으로 변환해주는 고효율 저전력 PMIC (Power Management Integrated Circuit)의 연구가 활발하게 진행되어 왔다. 본 논문에서는 Low Quiescent current를 갖는 초 저전력 벅 변환기 및 LDO Regulator 설계에 관한 것이다. 벅 변환기는 0.18um High Voltage BCDMOS 공정을 이용하여 제작되었고 입력전압은 1.8V, 출력전압은 1.2V이다. 설계된 면적은 350μm × 345μm이며 최대 부하전류는 2.5mA이다. 또한 76nA의 소비전류를 갖는 BGR과 65nA의 소비전류를 갖는 비교기를 통해 150nA의 Quiescent current를 달성한다. 초 저전력 Capacitorless LDO는 Error Amp, CMFB, Pass Transistor 및 Inverter-based dynamic unit으로 구성되며 28 nm CMOS 공정을 이용하여 제작되었다. 입력 전압은 1V이며, 출력전압은 0.8V이다. 설계된 면적 100 μm×120 μm이며 최대 부하전류는 100mA이다. 또한 27nA소비전류를 갖는 CMFB과 16nA의 소비전류를 갖는 Error Amp 및 Inverter-based dynamic unit를 통해 43nA의 Quiescent current를 달성한다.

Biomedical 기기를 위한 이산시간 델타-시그마 모듈레이터 설계

최단비 한양대학교 2014 국내석사

저 주파수 신호대역에서 고 해상도를를 갖는 Biomedical 기기를 위한 델타-시그마 모듈레이터. 설계한 모듈레이터는 2차 single-to-differential 구조를 선택하였으며, DAC double sampling 구조를 채택. 1.2V 전원 전압에서 15.6uW의 전력 소모가 발생하며 이 때 SNR은 97.3dB, SNDR은 90.3dB의 결과를 얻음.

헬스케어 센서용 초저전력 고해상도 델타-시그마 모듈레이터 설계

윤상인 한양대학교 대학원 2024 국내석사

국문요지 최근 현대 디지털 시스템에서는 고해상도 아날로그-디지털 변환기(ADC) 의 수요가 급증하고 있다. 이는 음성 및 음악 신호처리, 센서 인터페이스, 모 터 제어, 레이더, 통신 시스템 등 다양한 응용 분야에서 정교하고 정확한 디 지털 신호 처리가 필수적으로 요구되기 때문이다. 본 논문에서는 높은 해상도를 가지는 3차 델타-시그마 기법을 사용하여 두 가지 응용분야에 관하여 연구를 진행하였다. 헬스케어 센서용을 위한 저전 력에서 동작하며 높은 해상도의 성능을 가지는 아날로그-디지털 변환기 (Analog to digital converter, ADC) 회로와 고속 회로에서의 지터 측정을 위 한 델타-시그마 기법을 활용한 시간-디지털 변환기(Time to digital converter, TDC) 회로를 소개한다. ADC회로와 TDC회로는 28nm CMOS 공정을 이용하여 설계를 진행하였 다. ADC 회로의 oversampling ratio(OSR)은 40이고 샘플링 주파수는 500kHz로 동작한다. 100~5kHz 신호 대역에서 signal-to-noise-ratio (SNR)은 105.1dB를 달성하였고 공급 전압 1V에서 18.1uW 전력을 소모하 며 칩의 면적은 0.3311mm2을 가진다. TDC 회로의 OSR은 50이고 샘플링 주파수는 250MHz로 동작한다. 1MHz 주파수 대역에서 노이즈 플로우는 - 132.12dB이고 공급 전압 1V에서 11.61mW 전력을 소모하며 칩의 면적은 0.1188mm2을 가진다.