ARIA 블록 암호의 소형화 구조 = Compact architecture of ARIA block cipher

국문 초록 (Abstract)

본 논문에서는 128 비트 ARIA 암호 알고리듬을 소형화시킨 32 비트 하드웨어 구조를 제안하고 있다. 최근 휴대폰을 이용한 금융결제나, 노트북에서 무선 인터넷을 이용한 VPN 접속과 같이 휴대형 장치에서도 보안 서비스가 이루어지고 있다. 휴대형 장치는 제한된 크기와 전력에서 동작하기 때문에 보안서비스를 추가하기위해서는 저전력, 소형화 설계가 요구된다. 본 논문의 ARIA 하드웨어 구조는 이러한 제한된 환경에 적용 가능한 저전력, 소형 구조이다. 제안된 ARIA는 32 비트 구조이다. 소형화를 위해서 4개의 S-box와 32비트 확산 함수를 구현하였다. 또한 복호화할 때 라운드 키 생성에 필요한 확산 함수의 사용하지 않도록 데이터 패스를 수정하였다. 본 논문의 32비트 ARIA는 초기값 생성을 위해 53 클록 사이클이 필요하다. 암/복호화에는 236 클럭 사이클이 요구된다. 32비트 ARIA는 0.35 ㎛ CMOS 공정으로 13,960.5 EG로 구성되었다.

다국어 초록 (Multilingual Abstract)

This paper presents a 32bit hardware architecture for the ARIA cryptographic algorithm. Recently security service has extended on portable devices such as cellular phones and VPN with wireless Internet at laptops. The mobile units have a limited power with small size demanding a low-power and compact design. The hardware design in this paper is a low-power and compact version of ARIA for the limited mobile environment. The proposed ARIA is based on 32-bit architecture.