RISS 검색 - 국내학술지논문 상세보기

부가정보

국문 초록 (Abstract)

최근 모바일 기기의 수요의 증가와 더불어 다양한 멀티미디어 기능을 요구함에 따라 배터리 사용시간이 줄어들고 있다. 이에 따라 배터리 사용시간을 늘이기 위한 여러 가지 방법들이 제안...

최근 모바일 기기의 수요의 증가와 더불어 다양한 멀티미디어 기능을 요구함에 따라 배터리 사용시간이 줄어들고 있다. 이에 따라 배터리 사용시간을 늘이기 위한 여러 가지 방법들이 제안되고 있다. 이러한 방법을 구현하기 위해서는 배터리 상태를 정확히 알아야 하며, 이를 위한 고해상도 아날로그-디지털 변환기를 필요로 하게 된다. 기존의 integrating sigma-delta ADC의 경우, 초기화-시간 변환시간을 해상도로 변환을 하지 않는 단점이 있다. 이런 단점으로 인해 bit수에 해당되는 모든 디지털 값을 표현 할 수 없게 된다. 위와 같은 단점을 보완하기 위해 본 논문에서는 올림/내림 계수기를 사용함으로써 초기화-시간 변환시간을 해상도로 변환을 하지 않고도 bit수에 해상되는 모든 디지털 값을 표현 가능하게 하였다. 이로 인해 기존 변환기의 시뮬레이션 결과에 비해 향상된 SDNR을 보여주었다. 또한 휴대용 배터리 관리 시스템에 적합하도록 저전력으로 설계를 진행 하였으며, 0.35-um 공정으로 제작이 이루어졌다.

다국어 초록 (Multilingual Abstract)

Recently, with mobile devices increasing, as a variety of multimedia functions are needed, battery life is decreased. Accordingly the methods for extending the battery life has been proposed. In order to implement these methods, we have to know exactly the status of the battery, so we need a high resolution analog to digital converter(ADC). In case of the existing integrating sigma-delta ADC, it have not convert reset-time conversion cycle to function of resolution. Because of this reason, all digital values corresponding to the all number of bits will not be able to be expressed. To compensated this drawback, this paper propose that all digital values corresponding to the number of bits can be expressed without having to convert reset-time additional conversion cycle to function of resolution by using a up-down counter. The proposed circuit achieves improved SNDR compared to conventional converters simulation result. Also, this was designed for low power suitable for battery management systems and fabricated in 0.35um process.

참고문헌 (Reference)

1 J. Robert, "Offset and clock-feedthrough compensated switched-capacitor integrators" 21 : 941-942, 1985

2 J. Robert, "Offset and clock-feedthrough compensated switched-capacitor integrators" 21 : 941-942, 1985

3 J. Robert, "Offset and charge injection compensation in an incremental analog-to-digital converter" 45-48, 1985

4 K. S. Tan, "Error correction techniques for high-performance differential A/D converters" 25 : 1318-1327, 1990

5 G. Azzopardi, "A Low Voltage High Resolution Pipelined Incremental ADC" 3 : 1499-1502, 1999

6 T. Ndjountche, "A High-Frequency Double-Sampling Second-Order Delta Sigma Modulator" 52 : 841-845, 2005

7 J. Robert, "A 16-Bit low-voltage CMOS A/D converter" SC-22 : 157-163, 1987

8 P. C. Maulik, "A 16-Bit 250-kHz Delta-Sigma Modulator and Decimation Filter" 35 : 458-467, 2000