대용량 ATM을 위한 공유 버퍼 메모리 스위치 구조 및 교환 망의 구성 방안 = The structure of ATM Switch with the Shared Buffer Memory and The Construction of Switching Network for Large Capacity ATM

국문 초록 (Abstract)

ATM(Asyncronous Transfer Model)의 효과는 셀이라고 부르는 고정 길이 패킷의 통계적 다중화에 기인한다. ATM 교환 망을 실현하기 위한 가장 중요한 핵심 기술은 버퍼와 스위치의 배열이다. 현재 대부분의 스위칭 망은 $8{\times}8$ 150Mb/s 또는 $16{\times}16$ 150Mb/s의 단위 ATM 스위치를 이용한 성장 모듈 방식으로 구현해 오고 있으며 $32{\times}32$ 150Mb/s의 단위 스위치는 각국에서 개발 중에 있다. 본 논문에서는 셀 손실, 지연 및 처리율 성능에 있어서 보다 우수한 트래픽 특성과 쉬운 LSI(Large Scale Intergrated circuit)가 가능한 공유 버퍼 메모리 스위치를 채용한 $32{\times}32$(4.9Gb/s 처리율) ATM 단위 스위치 구조를 고찰하고, 버퍼 용량을 해석적으로 평가하고 컴퓨터 시뮬레이션 하였다. 그리고 비충돌 같은 링크 속도를 개선하는 대용랑($M{\times}M$. M>1.000)의 ATM 교환 비충돌(non-blocking) 교환망 구성 방안을 고찰하였다.

다국어 초록 (Multilingual Abstract)

The efficienty of ATM is based on the statical multiplexing of fixed-length packets, which are called cells. The most important technical point for realizing ATM switching network is an arrangement of the buffers and switches. Current most ATM switching networks are being achieved by using the switching modules based on the unit switch of $8{\times}8$ 150Mb/s or $16{\times}16$ 150Mb/s, the unit switch of $32{\times}32$150Mb/s for a large scale system is under study in many countries. In this paper, we proposed a new $32{\times}32$(4.9Gb/s throughput) ATM switch using Shared buffer memory switch which provides superior traffic characteristics in the cell loss, delay and throughput performance and easy LSI(Large Scale Integrated circuit). We analytically estimated and simulated by computer the buffer size into it. We also proposed the configuration of the large capacity ATM switching network($M{\times}M$.M>1,000) consisting of multistage to improve the link speed by non-blocking.