http://chineseinput.net/에서 pinyin(병음)방식으로 중국어를 변환할 수 있습니다.
변환된 중국어를 복사하여 사용하시면 됩니다.
이원태 국민대학교 사회과학연구소 2020 社會科學硏究 Vol.32 No.2
The purpose of this article is to examine the legal characteristics and issues ofso-called 'algorithmic regulations', which have emerged as new ICT regulatoryissues with the proliferation of algorithm-based intelligent information technologiessuch as big data and artificial intelligence(AI). Furthermore, this paper proposespolicy recommendations necessary for the institutionalization and governance-building of algorithm regulation. According to the purpose of this study, thisstudy examines the background of emerging algorithm regulation issues, policytrends related to domestic and international algorithm regulation, and themultifaceted analysis of cases and issues related to the regulatory properties ofalgorithms. In conclusion, this study can theoretically identify new characteristicsof 'algorithm regulation' in which technology (architecture), ethics, legal systemand social regulation interact in a complex way. 이 글의 목적은 최근 빅데이터, 인공지능(AI) 등 알고리즘 기반의 지능정보기술이 확산되면서 새로운 ICT 규제이슈로 등장한 이른바 ‘알고리즘 규제(algorithmic regulations)’의규범적 특성 및 쟁점들을 검토하고, 더 나아가 알고리즘 규제의 제도화 및 거버넌스 정립에필요한 정책적 대응방안을 제안하는 것이다. 이러한 연구 목적에 따라 본 연구는 최근 알고리즘 규제 이슈의 등장 배경, 국내외 알고리즘 규제와 관련한 정책동향, 알고리즘의 규제적속성과 관련한 사례 및 쟁점들에 대한 다각적 분석을 통해 알고리즘 규제가 기존의 미디어규제들과는 어떤 차이가 있는지를 검토하고자 한다. 결론적으로 본 연구는 기술(아키텍처),윤리, 법제도 및 사회적 규제가 복합적으로 상호작용하는 ‘알고리즘 규제’의 새로운 특성을이론적으로 규명하는 것이라고 할 수 있다.
5.2 GHz 대역에서 동작하는 기억 기능 특성을 갖는 궤환 회로를 이용한 변환 이득 저잡음 증폭기 설계
이원태,정지채,Lee, Won-Tae,Jeong, Ji-Chai 한국전자파학회 2010 한국전자파학회논문지 Vol.21 No.1
본 논문에서는 5.2 GHz에서 입력 신호의 크기에 따라 효율적으로 동작하는 저잡음 증폭기를 0.18 um CMOS 공정을 이용하여 설계하였다. 제안된 회로는 궤환 회로와 2단 저잡음 증폭기로 구성되어 있으며, 궤환 회로의 경우 7개의 함수 블록으로 구성되어 있다. 본 논문에서는 변화되는 신호 전압을 감지하는 것과 이전 상태를 기억하는 저장 회로에 초점을 두어 불필요한 전력 소비를 제거하였다. 기억 기능 특성을 갖는 궤환 회로의 출력값을 이용하여 통제되는 저잡음 증폭기는 11.39 dB에서 22.74 dB까지 변하며, 최고 이득 모드일 때 잡음 지수가 최적화 되도록 설계되었다. 변환 저잡음 증폭기는 1.8 V의 공급 전압에 대해서 5.68~6.75 mW를 소비한다. This paper presents a novel gain control system composed of a feedback circuit, Two stage Low Noise Amplifier (LNA) using 0.18 um CMOS technology for 5.2 GHz. The feedback circuit consists of the seven function blocks: peak detector, comparator, ADC, IVE(Initial Voltage Elimination) circuit, switch, storage, and current controller. We focus on detecting signal and designing storage circuit that store the previous state. The power consumption of the feedback circuit in the system can be reduced without sacrificing the gain by inserting the storage circuit. The adaptive front-end system with the feedback circuit exhibits 11.39~22.74 dB gain, and has excellent noise performance at high gain mode. Variable gain LNA consumes 5.68~6.75 mW from a 1.8 V supply voltage.
Chirp 대역확산방식을 이용한 40kbps급 협대역 전력선 통신 모뎀 구현
이원태,우대호,유영규,이영철 대한전기학회 2005 전기학회논문지 D Vol.54 No.2(D)
Chirp spread spectrum method using both time and frequency component is fit to time varying channel such as powerline channel. The used chirp symbol based on the CEBus standard is the unit symbol which sweeps from 100kHz to 380kHz over a 25s. To evaluate the performance of between Chirp-SS and DSSS, we measured the bit error rate under Gaussian channel. Simulation result is shown that Chirp-SS has a about 3[dB] gain of SNR than DSSS. To verify the performance of implemented modem, it is made up the powerline channel environment. After adding several noises to it, we examined the receiving status of modem. The implemented modem is able to receive the signal over the powerline channel with having several noises and capacitive loads.