Study on the Effect of Ionic Structures on Sol-Gel Reactions of Precursor Solution for Low-Temperature Fabrication of Metal Oxide Thin Film Transistors : 저온 공정 전자 소자 제작을 위한 금속 전구체 용액 내 이온 구조가 솔-겔 반응에 미치는 영향에 관한 연구

Lee, Keun Ho 연세대학교 일반대학원 2016 국내박사

오늘날 유연하고 투명한 디스플레이의 구속 구동 및 대형화를 함에 따라 반도체 층을 단단하고, 불투명한 특성을 지닌 실리콘 기반의 전자 소자에서 투명한 특성의 산화물 기반의 전자 소자로 변해가고 있다. 특히 산화물 박막을 제작하기 위해 저 비용, 단순하고, 직접적인 패턴 공정이라는 장점을 가지고 있는 용액 공정이 많은 연구가 되고 있다. 그러나 용액 공정으로 제작된 산화물 박막이 상온의 진공 공정으로 제작된 산화물 기반 전자 소자에 비해 낮은 전기적인 특성을 갖기에, 일반적으로 용액 공정은 500도 이상의 높은 열처리 온도가 필요하다. 그 이유는 산화물 박막을 형성할 때 사용되는 금속 전구체, 용액 및 불순물들을 완벽하게 열분해 시켜서 산화물 박막을 얻기 위함이다. 하지만, 해당 온도는 유연한 전자 소자 기판으로 사용되는 고분자 재료가 손상을 입는 높은 온도이기 때문에 공정 온도를 300도 이하로 낮춰야 한다. 따라서, 300도 이하의 저온 공정에서 산화물을 얻기 위해 용액 내 이온 구조의 변화를 주어, 해당 용액이 산화물 박막을 형성하는 기구를 분석 및 전자 소자 특성 평가를 하였다. 본 연구에서는 용액 내 존재하는 물의 유전 상수의 변화에 초점을 맞추었다. 일반적으로 용액은 금속 양이온과 음이온으로 구성되어 있는 금속 전구체를 용매에 녹여서 합성한다. 녹은 금속 전구체는 금속 이온과 음이온으로 분리되고, 해당 이온들은 용액을 구성하는 용매들과 정전기 인력에 의해 이온 용매화되어 용액 내 이온 구조체를 형성한다. 용액의 온도가 낮아지면, 용매로서 역할을 하는 물의 유전 상수 값이 증가해 용액 내 금속 이온과 물 분자가 이온 구조체를 형성하게 된다. 반대로 용액의 온도가 높아지면, 물 분자의 열 진동에 의해 유전 상수 값이 감소해 금속 이온이 용액 내 음이온과 이온 구조체를 형성한다. 이러한 이온 구조체는 산화물 박막을 형성하는 열에 의한 가수 및 축합 반응에 중요한 역할을 하기 때문에 매우 중요하다. 금속 이온이 물 분자와 이온 구조체를 형성한 경우, 해당 용액으로 산화물 박막을 제작 했을 시 금속 이온이 물 분자와 가수 및 축합 반응을 하여 금속-산화물 결합이 주로 이뤄져 고 순도 산화물을 얻을 수 있다. 반대로 용액 내 금속 이온이 음이온과 이온 구조체를 형성한 경우, 음이온이 금속 이온과 물의 가수 및 축합 반응을 방해하여 고 순도의 산화물 박막을 저온 공정으로 얻기가 어렵다. 따라서 본 연구에서는 용액 내 용매인 물 분자와 금속 이온, 음이온이 형성하는 이온 구조체를 라만 분광법을 이용하여 조사하였다. 그리고 이온 구조체 들의 차이에 따라 형성되는 산화물 박막의 물리적인 특성 차이를 여러 가지 분석과 측정을 통해 조사하고, 최종적으로 산화물 전자 소자의 전기적 특성을 통해 평가하고자 한다. 온도로 조절된 용액으로 제작된 산화물 기반의 전자 소자에 어떤 영향을 주는지에 관해 알아보기 위하여 산화물 트랜지스터를 제작하였다. 그 결과 산화물 트랜지스터는 200도의 낮은 열처리 공정에서 제작 할 수 있었고, 이에 해당 하여 뛰어난 전계 효과 전자 이동도, 문턱 전압, 문턱 전압 이하에서의 기울기 및 온-오프 전류비를 보였다. 본 연구에서 제안한 온도로 조절된 이온 구조체를 합성한 용액이 용액 공정형 무기물 기반의 전자 소자가 겪고 있는 여러 가지 문제점들을 해결하는데 작은 도움이 되고, 더 나아가 산업적 및 다른 연구 분야로의 응용으로 해당 제안이 제공이 되길 바란다. Nowadays, solution-processed metal oxide transistors (MOTFTs) have attracted a great deal of attention with transparent and flexible devices and backplane circuits for active-matrix organic light-emitting diodes. Additionally, MOTFTs have replaced current devices based on hydrogen doped amorphous silicon semiconductors which have a relative low field-effect mobility, poor transparency and insufficient mechanical flexibility. Moreover, solution-processibility has benefits for simple, direct patterning and low-cost printed devices. However, solution-processed MOTFTs have been suffering from low field-effects mobility compared to vacuum-processed MOTFTs. To fulfill high field-effect mobility, solution-processed MOTFTs typically require high temperatures at least 300 oC to perfectly decompose a metal salts precursor. For flexible devices, one of the most important issues is lowering process temperature. However, unfortunately, impurities such as residual precursors and solvents in the metal oxide thin film are not sufficiently thermal decomposed at low-temperature process and they can hinder electron transportation through oxide lattices. To address these issues, I suggested a solution chemistry called ion pairing in order to facilitate solution-processed MOTFTs at low-temperature process in this thesis. In particular, I focused on changing the dielectric constant of water (H2O) so that solution chemistry could be used effectively. The ion pairs refer to the association of oppositely charged ions in the metal salts solution to form different chemical species, which are categorized as solvent shared ion pair (SIPs) and contact ion pairs (CIPs). The driving force for the formation of two distinct chemical species is the dielectric constant of dissociating medium like H2O. Typically, the temperature of dissociating medium increases as dielectric constant of dissociating medium decreases due to thermal vibration. When the dissociating medium has a high dielectric constant, SIPs are predominantly formed, and vice versa. For the deposition of solution-processed metal oxide thin films, the ionic structures of hydrated metal ions are important due to thermally-driven sol-gel reactions. When metal ions fully surrounded with H2O (SIPs) in metal salts solution, metal oxide thin film deposited from SIPs exhibits a high proportion of oxide lattices which are advantageous for electron transportation during low-temperature process. In contrast, metal ions which are surrounded with H2O and anions like NO3- (CIPs) will require more thermal energy to allow metal oxide thin film with low portion of defects since anion can disrupt sol-gel reactions. Thus, I changed the dielectric constant of H2O by controlling process temperature of metal salt solution to yield high-quality metal oxide thin films. To demonstrate effect of solution temperature on electrical properties of MOTFTs, I fabricated MOTFTs as a function of temperature for metal salts solution. With the result of the investigation, indium oxide (InO) TFTs are able to be fabricated with relatively low annealing temperature of 200 oC compare to usual solution based MOTFTs process, which showed good electrical properties in terms of field-effect mobility, threshold voltage and Ion/Ioff ratio. From my investigation, I suggest that the modulation of the ionic structures in aqueous metal salt solution is important for the formation of metal oxide lattices at low annealing temperature, which is necessary for achieving improved electrical performances for flexible devices.

유리기판 대응 저온형성 니켈실리사이드 연구

김종률 서울시립대학교 일반대학원 2008 국내석사

정보산업 IT(information technology)은 우리나라 수출품에 1/3을 차지하는 중요한 산업이다. 앞으로 IT의 분야는 휴대성, 내구성, 착용성, 저가격화, 경량화의 요구에 맞춰 기존 실리콘에서 유리 기판과 플라스틱이나 직물 등의 플렉시블(flexible) 기판으로 하여 그 위에 박막 트랜지스터(thin film transistor : TFT) 소자를 제조할 수 있는 저온공정 연구가 필요하다. 특히 TFT의 활성층 영역에 수소화된 비정질 실리콘(hydrogenated amorphous silicon : a-Si:H)을 저온공정으로 제작하고 다시 저온 살리사이드(salicide : self-aligned silicide)공정으로 나노급 니켈실시리사이드를 제작하면, 낮은 비저항과 낮은 일함수를 갖는 배선층으로 박막트랜지스터의 물성을 향상시키는 공정개발이 가능하다. 본 연구에서는 기존의 반도체 배선재료인 니켈실리사이드를 저온공정에 맞춰 유리 기판을 사용하여 전체 공정 온도가 400℃ 이하에서 개발이 되었을 경우를 상정하였다. 우선 200 ㎚ SiO2 층이 있는 실리콘 기판을 채용하여 이들 기판 위에 ICP-CVD(inductively coupled plasma-chemical vapor deposition)를 이용하여 기판온도가 250℃에서 a-Si:H 공정을 확보하였다. 확보된 공정을 이용하여 a-Si:H은 기판 위에 120 ㎚, 50 ㎚ 두께로 증착 후 자연산화막을 완전히 제거하여 120 ㎚, 50 ㎚ 두께의 a-Si:H 위에 전자총 증착 장치(E-Gun evaporator)를 이용하여 각각 30 ㎚ Ni을 증착하여 최종 30 Ni/ 120 ㎚ a-Si:H/ 200 ㎚ SiO2/single-Si(Ⅰ구조), 30 Ni/ 50 ㎚ a-Si:H/ 200 ㎚ SiO2/single-Si(Ⅱ구조)을 제작하였다. 완성된 시편을 쾌속열처리기(rapid thermal annealing : RTA)를 활용하여 200~500℃(50℃ 간격)에서 30분간 진공열처리를 실시하였다. 열처리가 완료된 시편은 잉여금속을 제거하기위해 80℃, 30%-황산(H2SO4)에서 20분간 담가 제거하였다. 클리닝이 완료된 니켈실리사이드는 처리온도에 따라서 사점저항측정기(four-point probe)를 통한 면저항 분석과 HRXRD(high resolution X-ray diffraction)를 이용한 상분석, FE-SEM(field emission scanning electron microscope)과 TEM(transmission electron microscope) 및 SADP(selected area diffraction patten)을 통하여 표면과 수직단면 미세구조 및 결정성 판단하였으며, SPM(scanning probe microscope)을 통하여 표면조도를 분석하였다. 사점면저항측정기를 이용하여 열처리온도에 따른 면저항값 분석의 경우, Ⅰ과 Ⅱ구조의 니켈실리사이드는 모두 300℃ 이하의 열처리온도에서 As 이온도핑 공정을 하지 않았기 때문에 높은 면저항값을 보였다. 특히 Ⅰ구조의 니켈실리사이드는 450℃ 이후부터 70 Ω/□을 보였으며, Ⅱ 구조의 니켈실리사이드는 400℃ 이후부터 100 Ω/□을 보였다. HRXRD를 이용하여 열처리온도에 따른 니켈실리사이드 상변화를 분석한 경우, Ⅰ구조의 니켈실리사이드는 450℃ 이후부터 낮은 면저항값은 NiSi상의 니켈실리사이드를 보였으며, Ⅱ구조의 니켈실리사이드는 400℃ 이후부터 낮은 면저항값은 δ-Ni2Si상의 니켈실리사이드를 보였다. FE-SEM을 이용하여 니켈실리사이드의 평판이미지를 관찰한 경우, 열처리 온도에 따라서 미로형 응집상의 크기가 다르게 관찰되었다. 특히 Ⅰ구조의 니켈실리사이드는 450℃ 이후부터 조대한 미로형 응집상의 니켈실리사이드가 관찰되었으며, Ⅱ구조의 니켈실리사이드는 400℃이후부터 미세한 미로형 응집상의 니켈실리사이드가 관찰되었다. TEM를 이용하여 니켈실리사이드의 수직단면과 이미지와 SADP 이미지를 관찰한 경우, 열처리 온도에 따라서 기둥 형태의 미세구조를 보이는 결정질 니켈실리사이드가 발달하였다. 특히 Ⅰ구조의 니켈실리사이드는 400℃ 이후부터 잔류 a-Si:H 없고 니켈실리사이드 층의 두께는 감소하였으며, 기둥 형태의 미세구조 폭은 증가하였다. Ⅱ구조의 니켈실리사이드는 400℃ 이후부터 잔류 a-Si:H 없고 니켈실리사이드 층의 두께와 기둥 형태의 미세구조 폭 변화는 없었다. SPM을 이용하여 니켈실리사이드의 표면조도를 관찰한 경우, 열처리 온도에 따라서 300℃에서 가장 낮은 RMS값을 보였다. 이후 열처리 온도가 증가하면서 Ⅰ구조의 니켈실리사이드는 상변화와 부피변화에 의해서 RMS값이 변화를 보였으며, Ⅱ구조의 니켈실리사이드는 상변화와 부피변화가 400℃이후 일정하였기 때문에 RMS 값의 변화가 없었다. 따라서 유리 기판과 플렉시블 기판의 공정온도가 400℃이하에서 개발되었을 경우를 상정하여 박막트랜지스터의 활성층 영역에 수소화된 비정질 실리콘에 나노급 실리사이드를 적용시 Ⅱ구조의 50 ㎚ a-Si:H 두께 위에 형성된 Ni2Si상의 니켈실리사이드가 유리하다고 판단되었다. Information technology(IT) is an important industry which holds 1/3 of export goods in Korea. To meet with the industry demand of portability, durability, and low cost, we need to study low temperature process for thin film transistor(TFT) device on the glass and flexible substrates. Especially, if hydrogenated amorphous silicon(a-Si:H) is available as active layer of TFT through low temperature process and if nano-thick nickel silicide is made with low temperature salicide(self-aligned silicide) process, then it is possible to develop a new process that improves the physical properties of resistivity and work function in TFTs. We propose a nickel silicide layer on glass substrate being employed for interconnection material in CMOS with low temperature process below 400℃. We successfully confirmed a deposition condition of a-Si:H on 200 ㎚/single-Si substrate by using an inductively coupled plasma-chemical vapor deposition(ICP-CVD) at 250℃. To prepare nickel silicide, 120 ㎚ and 50 ㎚ thick a-Si:H were evaporated on 200 ㎚ SiO2/single-Si substrates as a beginning. Sequently, 30 ㎚ Ni layers were deposited with an e-beam evaporator. Finally, 30 ㎚ Ni/ 120 ㎚ a-Si:H/200 ㎚ SiO2/single-Si(Structure Ⅰ) and 30 ㎚ Ni/ 50 ㎚ a-Si:H/200 ㎚ SiO2/single-Si(Structure Ⅱ) were prepared successfully. The prepared samples were annealed by a rapid thermal annealer(RTA) at 200~500℃ in every 50℃ for 30 minutes. The metallic residue was removed by dipping into 80℃ 30%-H2SO4 solution for 20 minutes. Then, we employed a four-point tester, high resolution X-ray diffraction(HRXRD), field emission scanning electron microscope(FE-SEM), transmission electron microscope(TEM)-selected area diffraction pattern(SADP), and scanning probe microscope(SPM) in order to examine the sheet resistance, phase transformation, in-plane microstructure, cross-sectional microstructure evolution, and surface roughness, respectively. In case of sheet resistance analysis by using four-point probe, both Structure I and II showed high values below 300℃, because As+ ion doping process was not applied. Especially, StructureⅠshowed 70 Ω/□ above 450℃ and Structure II showed 100 Ω/□ above 400℃. Through HRXRD analysis, Structure Ⅰ showed NiSi with low sheet resistance above 450℃ and Structure Ⅱ showed δ-Ni2Si with low sheet resistance above 400℃. In-plane FE-SEM image of silicide showed different maze-type aggregation phase according to RTA temperature. Especially, we observed the coarse maze-type agglomerated phase in Structure Ⅰ and fine maze-type agglomerated phase in Structure Ⅱ, respectively. Cross-sectional TEM and SADP images of nickel silicide showed crystalline with columnar-shaped polycrystals as RTA temperature increased. Especially, Structure Ⅰ didn’t show residual a-Si:H above 400℃. In addition, the thicknessof nickel silicide decreased while the width of columnar grains increased. Structure Ⅱ didn’t show remained a-Si:H above 400℃, and there was no change in the thickness of nickel silicide layerand the width of columnar grain. We examined the surface roughness evolution of nickel silicide by using SPM. We found the lowest RMS value at 300℃ RTA temperature. As the silicidation temperature increased, RMS value increased in StructureⅠ due tothe changes in phase and volume, while didn’t show any change in RMS value in Structure Ⅱ. Therefore, our result implies that Structure Ⅱ would be advantageous upon applying nano-thick silicide to a-Si:H for active layer of TFT with low temperature process below 400℃.

Fabrication of low temperature processable ultra-thin oxide thin-film transistors for electronic-skin application

강원준 성균관대학교 일반대학원 2017 국내석사

최근, 휴대폰, 컴퓨터, 텔레비전 등과 같은 디스플레이는 하루가 빠르게 시대의 흐름에 맞게 발전을 하고 있다. 이와 같은 전자 장치는 언제 어디서나 정보들을 접할 수 있는 유비쿼터스 시대에 맞추어 가볍고, 유연하며 휴대성이 우수한 소자들을 개발하기 위해 많은 연구가 진행되고 있다. 특히, 신체 부착형과 신체 이식형 디스플레이를 목적으로 차세대 디스플레이의 개발 흐름은 진행되고 있다. 따라서, 차세대 디스플레이 소자를 구동시키기 위한 백 플레인용 thin film transistors (TFTs)는 높은 이동도, 유연성, 경량성, 투명성 등이 요구되고 있으며 최근 저온 공정에서도 높은 이동도를 구현 할 수 있는 산화물 소재를 활성층으로 이용한 연구들이 활발히 이루어지고 있다. 유연성과 경량성을 확보하기 위해서는 얇고 가벼운 폴리머 기판 위에 소자 제작이 요구 되며, 우수한 소자 특성을 구현 할 수 있는 소자 공정 개발이 중요하다. 본 연구는 초박형 기판위에 제작할 수 있는 공정과 고분자 기판을 사용했을 시 사용되는 저온 공정에 대한 연구를 진행하였다. 먼저, 유연한 전자소자를 제작하기 위한, floating process를 통한 소자 공정에 대한 연구를 진행하였다. 유연한 소자 구현을 위해, 현재까지 물리적인 공정을 사용하였기 때문에 물리적인 힘에 의해 소자들이 오작동하여 수율이 낮다는 단점을 보유하고 있습니다. 이를 해결하기 위해, 물리적인 방법이 아닌 화학적인 방법을 제시한다. 이 방법은 희생층이라는 한 층을 형성시켜 이를 소자 제작 후에 떼어내는 공정이다. 희생층은 초기에 성장 후 사용하였다가 나중에 제거하기 때문에 가격이 저렴해야하며 화학적인 방법으로 제거하기 때문에 그 용매 또한 가격이 저렴해야한다. 따라서, 이를 이용하여 희생층을 성장한 후에 초박형의 기판으로 Parylene-C를 성장하여 기판으로 이용하였다. 그 위에 top-gate TFTs 소자를 제작하였으며, Gate, source, drain electrode들은 sputtering을 이용해Mo를 성장하였고, 활성화 층과 절연체는 a-IGZO와 Al2O3를 각각 sputtering과 ALD를 이용하여 성장하였다. 소자 제작 후, TFTs를 물에 함침시켜 소자와 glass를 분리 시켜 가볍고 유연한 TFTs를 확보했다. 또한, 이를 전기적인 특성과 물리적인 특성을 평가 하였으며, 그 결과, 우수한 TFTs를 확보하였다. 고분자 기판을 사용했을 시, 저온공정은 필수적으로 필요하게 된다. 하지만, 현재까지 대략 350 oC에서 열처리를 진행하기 때문에 고분자 기판을 사용했을 때 문제가 있다. 이전 보고에 따르면, H2O에 장기간 노출이 되었을 때 산화물의 산소 공극의 제어를 할 수 있다는 보고가 있다. 그러므로 산화물로 사용되는 channel과 gate dielectric의 산소 공극을 제어하기 위해 저온 (90 oC)에서 장시간 노출을 시켜 이를 개선하고자 연구를 진행하였다. 그러므로 약 12 시간에 노출에 따라 고분자 기판을 사용하며, 극저온에서 TFTs를 제작 할 수 있는 공정을 제안하였다. Flexible and imperceptible electronic devices have received a lot of attention and have been proposed as the form of chip lens, smart watch, etc. The substrates used for these devices must be flexible and ultrathin, respectively, based on polymer materials. The polymers such as polyamide, polyethylene terephthalate, parylene, etc., are acknowledged as the most suitable as substrates due to thickness controllability, insulating property, compatibility with human skin, durability and processibility, and chemical resistance. In particular, imperceptible devices require the use of the ultrathin and transparent polymer substrates. However, the polymer substrates are easier to be deformed at high temperature at near glass transition temperature and handing is very difficult for the device fabrication process. In order to overcome these obstacles, it is necessary to use rigid substrates when fabricating electronic devices, and thus several approaches using rigid substrates have been suggested as follows: i) elastomeric stamp process; ii) spalling process; iii) process using chemically removable rigid substrates. Considering the requirement of imperceptible devices, such as reproducibility, uniformity, and cracking in the process separating from rigid substrates, the last one is thought to be most suitable. In this study, we introduce floating process using dissoluble sacrificial layers to make flexible substrates, after the device fabrication. The poly vinyl alcohol (PVA) is used as a sacrificial layer because of it outstanding water-soluble. Flexible substrates are parylene with superb properties such as high heat resistance, high chemical resistance, and transparency, etc. The parylene is deposited on the PVA/rigid substrate by chemical vapor deposition (CVD). Also, we thermal-treat these polymer coated samples at temperatures used for the fabrication of TFT devices, and these samples are dipped in water. Finally, the flexible substrates separated from rigid substrates are floated on water. And, we develop novel low temperature process for the fabrication of the ultra-thin oxide TFTs on polymer substrates. The process utilizes the steamed wet water vapor as ambient for the thermal treatment at below 100 oC. The ultra-thin TFTs will be fabricated using floating approach. Here, the polyvinyl alcohol (PVA) is used as a sacrificial layer because of its outstanding water-soluble. Flexible substrates are parylene with superb properties such as high heat resistance, high chemical resistance, and transparency, etc. And, the steamed thermal process will proceed with boiling water, where high humidity and ambient temperature are 89 % and 90 oC, respectively. Finally, the flexible substrates separated from rigid substrates are floated on water.

Aqueous solution-based low-temperature deposition of HfO2 gate dielectric for oxide thin film transistor

유영범 Graduate School, Yonsei University 2016 국내박사

Recently electronic devices are becoming closer and closer to our daily life. Smart devices like smartphone has been rapidly developed and improved their performances to serve various demands of users. At the same time, mobile electronic devices are desired to be light, flexible or even imperceptible. Because traditional electronic devices based on silicon technology cannot fulfill these kinds of demands, electronic devices should be fabricated on soft substrate. Because soft polymer substrates cannot endure high temperatures, low-temperature processing is required spontaneously. And in terms of ubiquitous, low-cost and high-throughput are desired for fabrication process. Non-vacuum printing technology can fulfill those requirements and be utilized for depositing electronic components on substrate. But unfortunately, precursors which are used for solution process usually requires high temperature to be decomposed into oxide materials. With mild annealing conditions, precursors cannot be decomposed or leave a large amount of residual impurities in oxide thin film. And structural porosity can be induced because annealing temperature is too low for oxide film to be fully sintered. This kinds of defect can be detrimental to performance and characteristics of oxide thin film as a component of electronic devices. To minimize these defects precursor solution should be well-designed for high degree of decomposition at low temperature. Not only precursor selection is important for design of the solution, but also solvent plays a critical role for decomposition characteristic of the precursor solution. For certain precursors, water solvent could be good choice for low temperature decomposition of the precursor. Water is a molecule with high polarity and has an ability to form hydrogen bonding with other polar molecules. With this kind of property, water solvent can affect decomposition characteristics of precursor. Especially for metal salt precursors, required annealing temperature for the precursors can be lowered when they have higher hydration number. Thus, aqueous solution of metal salt precursor can be useful for low temperature processing of functional metal oxide thin film via solution-based method. Specifically, HfO2 thin film could be formed on plastic substrate from aqueous solution of HfCl4 with mild annealing at 150 ˚C. The highly hydrated form of hafnium precursor does not produce hafnium hydroxides during thermal decomposition. As a comparison, precursor is almost anhydrous in alcohol-based solution and produces hafnium hydroxides during thermal decomposition. Because hafnium hydroxide requires high temperature to decompose into HfO2, at least 400 ˚C is required for complete decomposition of hafnium precursor. Thus, low temperature process of HfO2 could be enabled by using aqueous solution of hafnium precursor. And using of aqueous solution is cost-efficient and environmentally friendly compared to alcohol-based solution. HfO2 is high-k material which has high dielectric constant and is useful for various electronic devices like thin-film transistor. With high dielectric constant, transistors can be operated with lower gate voltage. And as an inorganic ceramic material, HfO2 is mechanically robust, long-term stable and optically transparent. With these attractive properties, low-temperature and solution-based process of HfO2 thin film provides opportunity for various application of mobile electronics. 모바일기기로 대변되는 현대의 전자기기들은 우리의 일상생활에 이미 깊게 관여되어 있다. 스마트폰과 같은 전자기기들이 빠르게 발전하여 그 성능은 급속히 발전하여 왔으며 미래에는 다양한 기능의 전자소자가 사용자의 다양한 요구를 충족시킬 것으로 예상된다. 이러한 전자소자들을 우리가 휴대 혹은 신체에 부착되어 사용하여야 하므로 전자소자들은 가볍고 형태가 유연하거나 심지어는 휴대하고 있는 것을 인지하지 못할 정도로 발전되어야 할 것이다. 현재 사용되고 있는 실리콘 기반의 반도체는 높은 성능으로 여러 기능을 수행할 수 있으나 이러한 요구에 대응해 나가기에는 어려운 점이 많다. 이러한 이유로 고분자 기판과 박막 기술을 기반으로 한 새로운 형태의 전자소자가 주목 받고 있으며 다양한 연구가 진행되고 있다. 한편으로는 이러한 전자 소자를 저가로 대량생산하기 위하여 기존의 진공 증착 기술이 아닌 용액 공정을 이용한 코팅 방법 또한 폭넓게 연구되고 있다. 그러나 실제로는 용액 공정으로 박막을 코팅하는 기술이 고분자 기판에는 적용되기 힘든 것이 현실이다. 용액 공정의 경우 유기물 기반의 물질은 저온에서 코팅이 가능하나 소자의 성능이 떨어지는 경우가 많으며, 무기물질을 코팅할 경우에는 소자의 성능은 충족하나 이 경우는 무기물질 자체가 아닌 전구체를 코팅하여 열처리를 통해 원하는 물질을 얻어야 하므로 높은 온도가 필요하며 따라서 고분자 기판에 적용하기 어려운 문제가 있다. 따라서 용액공정을 실용적으로 사용하기 위해서는 사용되는 열처리 온도를 낮추는 것이 핵심적인 과제라고 할 수 있다. 문제는 열처리 온도를 낮출 경우 전구체가 분해될 때 발생하는 불순물이나 기공을 제거하기 어렵다는 점이다. 이러한 문제를 해결하기 위해서는 전구체와 용매의 선택은 물론이고 열처리 방법 또한 적절하게 고려되어야 한다. 본 논문에서는 주로 게이트 절연체를 코팅하는 과정에 있어 전구체의 종류와 열처리 조건이 코팅되는 산화물 박막에 물성에 미치는 영향을 분석하고, 용액 공정의 경우 그 특성상 진공 증착된 산화물 박막과는 다른 독특한 현상이 나타날 수 있음을 밝혀내었다. 전구체가 분해되는 과정에서 발생하는 수산화 기능기가 게이트 절연체의 특성에 큰 영향을 줄 수 있음을 발견하고, 이와 관련하여 저온 열처리를 통해서도 이러한 불순물이 확실히 제거될 수 있는 방법을 제시하였다. HfO2 박막을 HfCl4 용액으로 코팅하는 경우 일반적으로 전구체를 완벽히 분해하기 위해서는 400 ˚C 이상의 고온이 필요하나 기존에 전구체 용액을 위한 용매로 주로 알코올 계열의 용매를 사용하는 것과 달리 전구체 수용액을 사용하였을 경우 150 ˚C 정도의 저온에서도 전구체를 분해할 수 있음을 확인하였다. 이것은 전구체로 사용되는 금속염의 수화 정도가 금속염의 분해 특성에 큰 영향을 주기 때문이며 이와 같은 방법을 통해 고분자 기판에도 무기물 박막을 코팅할 수 있는 기술을 확보하였다. 위와 같이 본 연구는 용액공정을 실용적으로 실제로 활용하고자 하는 목표를 갖고 진행하였으며, 이러한 목표에 있어 학계와 관련 업계에 다소나마 기여를 할 수 있기를 희망한다.

Sol-Gel Oxide Materials for High-Performance Thin Film Transistors : Low-Temperature Synthesis and Densification Process

선종백 서울대학교 대학원 2019 국내박사

Oxide thin film materials can be utilized as conductors, semiconductors, and insulators that are components of thin film transistors (TFTs). Recently, they have been actively researched into semiconductor thin film materials represented by indium gallium zinc oxide (IGZO) beyond insulators, such as silicon dioxide (SiO2). Here, solution-processed oxide semiconductor (OS) thin films using sol–gel reaction chemistry are receiving particular attention in academia due to their advantages, such as low-cost and simple process, but it is true that there are many difficulties in commercialization due to the fundamental problems of the sol–gel thin films. In this thesis, I defined that the main disadvantages of the sol–gel thin films are high temperature process and low film density due to the intrinsic pores inside them, and have studied to solve the main problems of the sol–gel thin films. First, I tried to form stable sol–gel films at 300 °C by introducing non-hydrolytic sol–gel reaction for the formation of low-temperature processed thin films capable of applying to flexible devices. Hydrolytic sol–gel reactions are subjected to hydrolysis and condensation reactions, usually accompanied by a high temperature process over 400 °C. In this study, zirconium oxide (ZrO2) thin films were formed by a direct condensation reaction of a metal halide and a metal alkoxide, and showed stable gate insulator characteristics at 300 °C. The ZrO2 films exhibited a high dielectric constant near 10, and a low leakage current density of 5 × 10–8 A cm–2 at a field of 1 MV cm–1. High mobility p-type pentacene TFTs were fabricated using the ZrO2 gate dielectrics, with a saturation field-effect mobility of 3.7 cm2 V–1 s–1, a threshold voltage of –2.7 V, an on/off ratio of 1.1 × 10^6 and a subthreshold swing of 0.65 V dec–1. It is considered that the excellent TFT characteristics were greatly influenced by the amorphous film quality and the high dielectric constant characteristics of the ZrO2 thin films formed by the 300 °C via the non-hydrolytic sol–gel route. The polycrystalline thin films induce charge trapping and leakage current at grain boundaries, thereby reducing channel mobility and reliability of the devices. Also, high-k dielectrics can induce more charge carriers in the semiconductor channel region. Through many recent studies, it is known that the field effect mobility of amorphous or polycrystalline semiconductor TFTs depends on N (accumulated carriers in the channel). Next, I investigated the physical properties and process of sol–gel thin films to improve the porosity, that is, low density characteristics, which is a general characteristic of the sol–gel reaction. Among many metal OSs, indium zinc oxide (IZO) was selected considering the ease of solution preparation and TFT process, and carbon-free pure IZO thin films were formed at 450 °C. Then, the basic characteristics of the sol–gel processed IZO TFTs were inspected as well as their possibilities and problems were examined. For this work, bottom-gated TFTs having spin-coated amorphous IZO active layers formed at 450 °C have been fabricated. The IZO TFTs exhibited high performances surpassing that of the conventional vacuum-deposited a-Si TFTs. A saturation field-effect mobility as high as 5.0 cm2 V–1 sec–1, –0.5 V of threshold voltage, 0.7 V dec–1 of subthreshold swing, and 6.9 × 108 of on–off current ratio were obtained by using an etch stopper (ES) structure TFTs. TFTs exhibited uniform characteristics within 150 × 150 mm2 substrates. Also, the thin film conductivity and TFT mobility according to the composition ratio of indium and zinc were analyzed and the indium and zinc 3 : 1 ratio were selected as optimal conditions. Despite this potential of solution-processed IZO TFTs, they cannot be used as substitutes for the sputter IZO TFTs which are currently commercialized, because of the property deterioration due to the intrinsic pores inside the sol–gel IZO thin films. However, from the transmission electron microscopy (TEM) analysis of the sol–gel IZO thin films, I found that although sol–gel IZO thin films are entirely porous, there are local densified regions at the surface and interface. It was confirmed that the densified layer thickness was kept constant regardless of the thickness of the thin films, and as the thickness was decreased, the influence of the local densified regions was increased and the thin film density was also increased. Ultimately, as the thickness decreased, a refractive index over two similar to that of the IZO thin films formed by the sputtering process, was obtained. As a result, a general relationship between the film thickness and the refractive index was observed. In order to confirm the surface skin or interface layer effect from TFT characteristics, I compared the characteristics of 200 Å single-layer IZO TFTs and 200 Å multi-layer IZO TFTs (50 Å, four times). The field-effect mobilities were 1.95 cm2 V–1 s–1 and 9.06 cm2 V–1 s–1, respectively. This result shows an improvement of about five times by increasing the density of the IZO thin films, thus validating the effect of sol–gel thin film densification. Through this study, I have investigated the sol–gel synthesis and processing of oxide materials for high performance TFTs. Thin film formation using the non-hydrolytic sol–gel route and the thin film processing using the local densified regions can be applied to metal OSs, insulators and conductors. I hope that these studies will become one of the general technologies for the synthesis and processing of the sol–gel thin films.

Oxide phototransistors with fast recovery and low temperature processed thin-film-transistors

김예균 성균관대학교 일반대학원 2016 국내석사

Amorphous oxide semiconductors represented by amorphous indium gallium zinc oxide (a-IGZO), have garnered attention due to their high mobility, low processing temerature and good uniformity over large area. Taking into these account advantages, oxide semiconductors can be used as active-layers of thin film transistors (TFTs), sensors, or flexible electronics, etc. Among them, flexible electronics or next generation applications deposited by oxide semiconductors have keen attention due to low temperature deposition process. To realize flexible electronic, both low process temperature and high electrical performance/stability are necessary. As a consequence, previous studies using a sol-gel or printing methods have been proposed to achieve oxide based flexible TFTs at low temperatures. The required process temperature for flexible displays is considered to be in the rage between 100 and 200 oC. For it, sol-gel deposition and UV treatment were suggested. However, until now, sol-gel process have demonstrated the some problems related to large scale fabrication such as uniformity and their poor electrical performance due to insufficient thermal energy for the removal of volatile organic residues. Therefore, we suggested vacuum process and new wet annealing method, because vacuum deposition process has great advantages of large scale fabrication such as highly uniform metal cation distribution, and robust channel formation, compared to sol-gel process mentioned above. Also, oxide based photo thin film transistors have been attracted much attention since these devices provide much larger responsivity and much lower noise, as compared to conventional photo-diodes. But, oxide photo transistors usually shows non-ignorable long-term recovery after turning light off because of persistent photo-current (PPC) from defect related trap site lattice relaxation such as oxygen vacancy (VO). Thus, it is important to reduce recovery time of the photo-transistors. For it, some studies suggested using positive gate bias to achieve a short recovery time. It is known that positive gate bias (PGB) applied to oxide TFTs can cause electron carriers injected into the dielectric layer and/or trapped at the interface between the semiconductor and the dielectric. As a result, carriers in the active-layer are decreased and furthermore, the injected/trapped carriers screen the gate bias. Thus, more positive gate bias is needed to obtain the same drain current as that before PGB (it induced positive shift of threshold voltage). Considering this PGB mechanism, slow recovery of oxide photo transistors can be resolved by PGB pulse. Finally, we suggested IGZO photo TFT with CdS absorption layer because of insufficient response to green light of IGZO. Oxide semiconductors with high bandgap (∼ 3eV) shows low response to long wavelength light (> 450nm). Therefore, CdS with low bandgap materials was suggested as absorption layer. Consequently, we fabricated green light photo TFT with relatively high S/N ratio and fast recovery.

A Study on Fabrication and Characterization of Chalcopyrite Wide-Bandgap Solar Cells Based on Low Temperature Process

김혜진 성균관대학교 일반대학원 2016 국내석사

Cu(In,Ga)Se2 (CIGS) thin films, which have a direct bandgap and high absorption coefficient, are a promising absorbing material for solar cells. CIGS solar cells show a good spectral response over a wide range of the solar spectrum, and the CIGS bandgap can be adjusted from 1.0 eV to 1.7 eV by increasing the Ga/In ratio of the absorber layer. While the bandgaps of Ga-rich CIGS and CuGaSe2 (CGS) devices make them suitable for top cells, In-rich CIGS and CIS devices are well-suited for use as bottom cells in tandem solar cells. However, fabricating this tandem structure in CIGS solar cells is difficult because both the top and bottom cells require a high-temperature annealing process. The p–n junction of the bottom cell may be destroyed at high temperatures of over 520 °C despite the high-efficiency connection between single-junction solar cells. Therefore, wide-bandgap CGS devices are fabricated as top cells by a low-temperature process. The CdS bandgap of the absorber layer is used as a buffer layer because the increase must be replaced with a higher bandgap material. CdS has a bandgap of 2.4 eV, which is not suitable for an absorbing layer with a bandgap of greater than 1.6 eV. Therefore, manufacturing a buffer layer based on Zn or In with a bandgap of greater than 3.0 eV is desirable. This study considered a monolithic CGS (top)/CIGS (bottom) tandem solar cell. In order to improve the properties of the tandem solar cell, the CGS top cell was optimized by controlling the CGS thickness, Se flux, and process temperature. The thickness was optimized to about 1 µm, and the Se flux was optimized to 15 Å/s. To apply a low-temperature process, the top cell process temperature was decreased from 520 °C to 350 °C. The best efficiencies were 4.86% at 520 °C, 2.83% at 450 °C, 2.72% at 400 °C, and 1.73% at 350 °C. A CIGS bottom cell with high heat resistance was then applied to fabricate the monolithic CGS/CIGS tandem solar cell. The tunnel junction (T/J) results of the monolithic CGS/CIGS tandem solar cell with ITO and AZO layers were compared, and thickness of the AZO T/J layer was optimized to about 50 nm. The best efficiency of the CGS/CIGS tandem solar cell was 3.41% with an open-circuit voltage of 1.1 V. Cu(In,Ga)Se2 (CIGS)는 직접 천이형 에너지 밴드갭을 가지고 있으며 반도체 중 가장 높은 광흡수계수 ( 1×105 cm-1 )를 가지고 있어 열적으로 매우 안정하며 넓은 범위에서 양호한 스펙트럼 흡수를 하므로 태양전지의 흡수층 재료로 매우 이상적이다. CIGS 흡수층은 갈륨과 인듐의 비율을 증가시킴으로써 1.0 eV 이상 1.7 eV로 밴드갭 조절이 용이하다. Ga-rich CIGS 또는 CGS 소자의 밴드 갭은 상위 전지에, In-rich CIGS 또는 CIS 소자는 하단 전지로 tandem solar cell에 사용되기 적합하다. 그러나 고온 annealing 처리가 상하 셀 모두에 수행되어야 하므로 직렬 구조의 CIGS 태양 전지 셀의 제조가 어렵다. 이러한 이유로, 하부 셀의 p-n 접합은 고효율의 monolithic 구조의 태양전지임에도 불구하고 520 ℃의 높은 온도에서 파괴될 수 있다. 따라서 넓은 밴드 갭을 가진 CGS 소자와 같은 상위 cell은 저온 공정으로 제조하여야 한다. 또한 흡수층의 bandgap 증가로 wide bandgap 버퍼층으로 대체되어야한다. CdS는 2.4 eV의 밴드갭을 가지므로 흡수층의 밴드갭 1.6 eV에 비해 적절하지 않아 3.0 eV 이상의 Zn를 기반으로 한 wide bandgap 버퍼층의 적용이 바람직하므로, ZnS 버퍼층을 적용하여 제조하는 것이 바람직하다. 본 연구에서는, 우리는 monolithic 구조의 CGS(Top)/CIGS(Bottom) tandem 태양 전지를 제조하였다. CGS/CIGS 탠덤 형 태양 전지의 특성을 향상시키기 위해 CGS top cell은 CGS 두께, Se flux, 공정 온도를 변수로 두어 최적화 실험을 진행하였다. 그 결과, 두께는 대략 1um, Se flux는 15 Å/s로 최적화되었다. 또한, tandem cell을 구현하기 위해 상위 셀의 공정 온도를 520 ℃에서 350 ℃까지 감소하여 저온 공정 실험을 진행하였다. 그 결과 최고의 효율은 520℃에서 4.86 %, 450℃에서 2.83 %, 400 ℃에서 2.72 %, 350℃에서 1.73 %이었다. monolithic CGS/CIGS 탠덤 형 태양 전지를 제조하기 위해 고 내열성 태양 전지를 적용한 bottom cell CIGS으로 이용하였다. 또한, monolithic CGS/CIGS 탠덤형 태양 전지의 Tunnel Junction (T/J) layer를 ITO와 AZO를 적용하여 비교분석한 결과, AZO의 T/J layer의 두께가 대략 50 nm로 최적화하였다. 결과적으로, monolithic CGS/CIGS 탠덤형 태양 전지를 구현하는 데 성공하였고, 이 때 최고 효율은 3.41 %, 개방 전압은 1.1 V 이었다.

A Study on Synthesize and Characterization of Al doped ZnO using Advanced Sputtering Process

김재범 성균관대학교 일반대학원 2015 국내석사

21세기 들어 급격히 발전한 디스플레이 산업은 이제 평면 디스플레이 (Flat Panel Display) 시대를 넘어 투명, 혹은 경량 유연 디스플레이 (Flexible Display) 시대로 진입하려 하고 있다. 이런 산업의 발전과 더불어 관련 소재에 대한 수요 및 발전이 진행되었는데 그 중 하나인 투명전극은 응용 분야에 따라 수 Ω/□ ~ 수백 Ω/□의 전기전도도 와 85 – 90 % 이상의 광 투과도가 요구된다. 현재 산업에서는 주로 주석 도핑 된 산화 인듐 박막 (ITO: Indium Tin Oxide)으로 쓰이고 있다. 그런데 희귀한 원소인 인듐의 수급 부족으로 가격이 급등하였고 약 2030년에 고갈될 것으로 예상된다. 그런 이유로 최근 ITO 재료에 대한 대체 물질 연구 및 개발이 활발하다. 본 연구에서는 대체 물질 중 ITO와 같은 금속산화물 반도체인 ZnO 재료를 선정하여 투명전극을 합성 및 분석하였다. ZnO는 Al, Ga, B, F 등의 적절한 도핑을 통해 산업에서 응용 가능한 수준의 전기전도도를 달성할 수 있고 넓은 Band Gap으로 인해 ITO보다 광 투과도에 우수한 점이 있다. 또한 자연에 풍부한 물질로서 가격 경쟁력에서 유리하다. 많은 장점에도 불구하고 ZnO가 아직 산업에 성공적으로 소개되지 못 했다. 주된 이유 중 하나는 ZnO의 전기전도도가 결정성에 크게 의존하여 기존 공정으로는 200℃ 이상의 높은 공정온도와 300nm이상의 박막두께가 요구된다는 것이다. 그리고 두 조건들 모두 미래 플렉서블 전자소재 응용을 위해서는 제한된다. ZnO 합성을 위한 공정으로는 주로 기판 부착력, 물성 제어의 용이함, 대면적 증착 가능성 등의 장점으로 스퍼터링법이 많이 사용되고 있는데 스퍼터링 공정에서는 γ-전자, 산소 음이온과 같은 고 에너지 입자의 입사로 인한 박막 손상 및 특성 저하가 문제된다. 이를 해결하기 위해 스퍼터링 타겟과 기판과의 거리를 떨어트리거나 타겟에 인가하는 파워를 낮출 경우 증착속도가 우려할 수준으로 내려가기에 해결해야 할 과제로 남아있다. 본 연구에서는 저온 및 얇은 두께의 박막에서도 높은 전기전도도를 가진 ZnO 박막을 합성하기 위해 크게 두가지 측면에서 접근하였다. 첫번째는 공정을 개선하여 저온에서도 고품질의 박막을 합성이 가능하게 하였고 두번째로는 ZnO에 적절한 도핑을 하였다. 저온에서도 충분한 결정성장을 위해 본 연구에서는 면대향 타겟 스퍼터링 (Facing Targets Sputtering)을 사용하였다. 이 공정은 두 개의 타겟이 마주보는 형태로 타겟 사이의 자기장으로 플라즈마가 구속되어 기판에 입사되는 고에너지 입자를 줄여 저온 합성이 가능하게 한다. 기존 면대향 타겟 스퍼터링에서 더 나아가 본 연구에서는 기존의 NSN 혹은 SNS의 극이 교차하는 자장 배열이 아닌 타겟 전면에서 동일한 극의 자장이 나오게 개선하여 더욱 강한 플라즈마 구속 실현시켰다. 이를 통해 기판과 타겟과의 거리를 줄여 저온이면서도 상대적으로 높은 증착률을 얻을 수 있었다. 하지만 이렇게 강해진 플라즈마 구속은 기판에 입사하는 이온과 그 에너지를 효과적으로 줄일 수 있지만 오히려 결정성장에 이온에 의한 에너지 전달을 제한할 가능성이 있다. 그리하여 본 연구에서는 추가적으로 ICP (Inductively Coupled Plasma) 소스를 장착하여 플라즈마 밀도 및 기판에 입사하는 에너지를 증착률의 변화가 없이 조절하는 흥미로운 결과를 얻을 수 있었다. 두 번째로 ZnO 박막의 높은 전기전도도를 달성하기 위해 본 연구에서는 Al이 도핑된 ZnO 타겟을 사용, AZO(Al doped ZnO; 2wt%) 박막을 합성하였다. Al은 ZnO n-type 도핑물질로서 Zn처럼 풍부한 물질이고 효과적으로 전기전도도를 높일 수 있는 dopant이기에 선택되었다. 도핑된 AZO 타겟과 사용과 더불어 스퍼터링 공정 중 산소와 수소 가스를 추가하여 산소 공공 및 Shallow doping을 하여 전기전도도를 높였다. 공정과 박막 합성의 설계 후 공정과 각 공정변수에 따른 플라즈마와 증착된 AZO를 다양한 측정방법으로 측정 및 분석하였다. 변형한 스퍼터링소스와 추가한 ICP 소스로 인한 플라즈마 변화를 분석하기 위해 정전 탐침법 (Langmuir Probe)와 발광 분광법(OES: Optical Emission Spectroscopy)를 통해 플라즈마 밀도와 여기된 입자의 종류 및 분포를 분석하였다. 기판 위치에서 기판온도와 기판 입사 Ion Current Denstiy를 측정하였다. 플라즈마 진단과 더불어 박막의 특성 분석을 위해 X선 회절분석법 (XRD), Hall effect measurement, UV-visible 측정법을 통해 박막의 구조적, 전기적, 광학적 특성을 분석하였고 표면 분석을 위해 FESEM, HRTEM, AFM 측정법을 사용하여 플라즈마 변화에 따른 박막 표면 및 그 특성의 변화를 분석하였다. 최종적으로 변형된 면대향 스퍼터링 공정을 통해 100℃의 저온에서 산업에충분히 응용가능한 수준의 전기전도도와 200nm두께를 지닌 AZO박막을 성공적으로 합성할 수 있었다. 다양한 플라즈마 진단법과 박막 분석을 통해 본 연구에서 발전시킨 면대항 스퍼터링 공정이 의도한대로 박막 특성을 향상시킴을 확인하였다. In this study, Al doped ZnO films were synthesized and characterized for a transparent electrode at low temperature using sputtering process. Even though ZnO has being known for promising transparent electrode material, still there are obstacles remain to overcome. The one is that conductivity of ZnO film is strongly depends on its crystallinity which is generally requires certain level of process temperature and film thickness. But both process temperature and film thickness are limited for future applications like polymer based flexible display. To solve the problem, this study approached by two ways to achieve good quality film at low temperature process. The first is process design & modification (advanced sputtering) for low temperature fabrication, and the other is conductivity control by doping. Facing target sputtering (FTS) process was adapted for its intrinsic characteristics, low process temperature by plasma confinement which reducing high energy ion impingement and direct atom bombardment to the substrate. Furthermore the FTS process was modified to having even stronger plasma confinement to minimize high energy ion incident damage to the film growth, and also intends more excitations of neutral species by higher plasma density. But in the aspect of film growth by sputtering process, low energy ion incident to the substrate could be a solution for low temperature process due to additional energy delivery for crystal growth by ions. Therefore to control incident ion energy to the substrate, inductively coupled plasma (ICP) coil was added and controlled by input RF power. Plasma in this process was diagnosed with various measurements such as Langmuir probe, optical emission spectroscopy (OES), and substrate current density to investigate relationship between plasma change by process design and the film properties. The diagnostic analysis shows that the modified sputtering process strongly confines plasma between targets, effectively reduce ion incident to substrate about 0.7mA/cm2. Interestingly this current density was obtain at the process with relatively high deposition rate of 36 ~ 40 nm/min and at process temperature of under 100°C. Comparing with conventional FTS process, the modified process in this study excites more neutral sputtering species than Ar gas, 10 times more Zn/Ar ratio which implies that the process have positive effect on the film growth at low temperature by more excited deposition flux. The additional ICP source effectively controls influx ion energy to the substrate effectively by input RF power, which varied from 0.7 to 7 mA/cm2 with little rise of process temperature. Moreover this energy controls happens without any deposition rate difference, and gives more carrier density to the films. To improve conductivity Al doped ZnO targets (Al2O3 2wt%) were used and additionally hydrogen and oxygen gas were supplied into the sputtering gas in sequence for control defects which are key factors of conductivity difference. As a result, 6~8×10-4 Ωcm resistivity films having with 83~85% optical transmittance of 200 nm thickness were successfully obtained.

Low-temperature grafting of carbon nanotubes on carbon fibers and their composites

이근성 서울대학교 대학원 2017 국내박사

The hybridization of carbon nanotubes (CNTs) and carbon fibers (CFs), which called as CNT-grafted CF has emerged as such an advanced and hierarchical material that can improve the reinforcing effect of CFs in composites and solve the dispersion problems of CNTs. Hierarchical structuring of the reinforcement is an effective method for improving the mechanical, electrical and thermal properties of the composites. Radially grown CNTs on CFs improve the radial stiffness and axial tensile strength of CF-reinforced composites, the interfacial shear strength (IFSS) of polymer composites, and the electrochemical performance as CF electrodes. Even CNT-grafted CF has these merits, many researches for CNT-grafted CF as reinforcement of composites could not show good mechanical properties because of the degradation of mechanical properties of the CFs while chemical vapor deposition (CVD) process which is for grafting of CNTs on CF. Some of researchers succeed to prevent degradation by using buffer layer coated on CF or control of catalysts layer deposited on CF but these methods are not suitable for macroscale process. Because of these limits, previous researchers could not show the mechanical performance of CNT-grafted CF reinforced composites in macroscale. Through our previous research, we succeed to grow CNTs on CF without degradation of the mechanical properties of CFs by using low-temperature process with Ni-Fe bimetallic catalyst. We lowered growth temperature of CNTs to below 500oC and succeed to inhibit the inter-diffusion between carbon and catalyst particles while CVD process. By using CNT-grafted CF manufactured by low-temperature process, we studied about the thermal/electrical/mechanical properties of CNT-grafted CF reinforced plastic composites. Tensile strength of CNT-grafted CFRP was increased 17% in unidirectional composites and 32% in woven composites compared to as-received CFRP. Increased interfacial shear strength (IFSS) was critically contributed to the strength of CFRP and we identified their failure mechanism by observation of fractured surface of CFRP. In addition, we manufactured CNT-grafted carbon fiber/carbon composites and characterized their thermal/electrical/mechanical properties. CNT-grafted CFs have excellent wettability to the liquid pitch which forms matrix of the C/C composites. Thus, CNT-grafted CF/carbon composites have much better mechanical/thermal properties especially through-the-thickness direction. Lastly, we developed continuous manufacturing process of CNT-grafted CF for mass production. Water vapor-assisted CVD was adopted to accelerate CVD process and T-zone furnace was designed to minimize shade effect. We optimized lab-scale continuous process for CNT-grafted CF with detailed parameters

Low-Temperature Synthesis and Layer Control of MoS2 Thin-Film by Plasma Process

안치성 성균관대학교 일반대학원 2016 국내박사

Atomic-layered molybdenum disulfide (MoS2) is one of the most spot-lighted two-dimensional (2D) semiconducting materials beyond zero band-gap graphene from the standpoint of next-generation nano-devices. In particular, the extensive studies associated with MoS2 thin-films have focused on low-temperature synthesis and layer control aspects for flexible photoelectronic applications demanding tunable band-gap properties. Nevertheless, the efforts for the fabrication of nanoscale MoS2 based efficient ‘flatland-electronics’ through directly applicable innovative synthesis and etching (or thinning) processes compatible with existing facilities in semiconductor industry still remains a great challenge. In this dissertation, the prominent fabrication approaches for MoS2 semiconducting thin-films were discussed with two-fold intentions namely – low-temperature synthesis and layer control etching – by using 13.56 MHz inductively coupled plasma (ICP) process. Firstly, the direct MoS2 thin-film synthesis on a plastic substrate at low-temperatures using a plasma-enhanced chemical vapor deposition (PECVD) system was accomplished successfully. In a typical procedure, pre-deposited Mo metal on 4-inch wafer-scale polyimide (PI) substrate was sulfurized by using dissociated hydrogen disulfide (H2S) cold plasma species at lower temperatures below 300 ºC and subsequently transformed into a thin-film of a few-layered MoS2 uniformly. To determine electrical properties of the resultant MoS2 thin-films, Hall measurements were carried out at various positions on the 4-inch substrate using the van der Pauw methods and the average Hall mobility was observed to be ~ 3.710 cm2/V·s. According to transmission electron microscopy (TEM), atomic force microscopy (AFM), UV-Vis spectroscopy, Raman spectroscopy, and X-ray photoelectron spectroscopy (XPS) analyses, the resultant thin-films exhibited the structural, morphological, and chemical characteristics similar to previously synthesized films or bulk MoS2. Also, in order to demonstrate the practical application, the flexible MoS2 based humidity sensor was fabricated on PI substrate which exhibited excellent response toward different relative humidity (RH) ranging from 15% to 90%. Secondly, a few-layered MoS2 thin-film grown by PECVD was etched using a tetrafluoromethane (CF4) ICP etcher and the possibility of controlling the layer to a monolayer over a large-area substrate was monitored by Raman spectroscopy and AFM. The relevant data demonstrated that one monolayer of MoS2 was etched by exposure to a CF4 plasma for 20 seconds after an initial incubation time of 20 seconds, in other words, the number of MoS2 layers could be controlled by exposure to the CF4 plasma depending on etching process time. Besides, fluorine (F) damage and contamination on the remaining MoS2 layer surface after etching was ascertained by XPS and accordingly, an effective method for MoS2 thin-film recovery was devised using 10 minutes H2S plasma treatment which shows layer-controlled pristine MoS2 formation. 원자층 이황화몰리브데늄 (MoS2)은 차세대 나노소자 응용 분야에 있어 제로 (0) 밴드갭을 지닌 전도성 그래핀을 대신할 대표적인 2차원 반도체 물질로 각광받고 있다. 특히, MoS2 층수에 의존하는 가변 밴드갭 특성을 기반으로 한 유연광전자소자 응용을 위해 MoS2 박막의 대면적 합성 및 층수제어에 대한 공정 개발 연구가 활발히 진행되고 있다. 이와 같이 효율적인 ‘평면계 전자소자’ 제작을 위한 노력에도 불구하고 기존 반도체 산업에서 널리 사용되고 있는 즉시 활용 가능한 플라즈마 공정장비를 이용하여 MoS2 박막을 대면적으로 저온합성 및 식각할 수 있는 공정법 개발은 여전히 해결해야 할 과제로 남아있다. 이에 본 연구에서는 13.56 MHz 유도결합플라즈마를 이용하여 MoS2 반도체 박막에 대한 합성과 층수제어 식각을 저온에서 연속적으로 진행할 수 있는 독창적인 신공정법이 제시되었으며 다양한 분석 방법을 통해 소재 특성을 확인하였다. 첫째로, 플라즈마화학기상증착 (PECVD) 시스템을 이용하여 저온에서 플라스틱 기판 위로 MoS2를 직접적으로 합성할 수 있는 공정을 성공적으로 개발하였다. 전형적인 과정으로서, 최적화된 조건하에 저온플라즈마로 분해된 황화수소(H2S) 종들과 4인치 폴리이미드 기판상에 미리 증착된 몰리브덴 금속층과의 황화반응을 유도하였고 그 결과, 300 도 이하의 낮은 온도에서 극소층 MoS2 박막을 균일하게 성장시킬 수 있었다. 합성된 MoS2 박막의 전기적 특성을 파악하기 위해 van der Pauw 방법을 이용하여 4인치 기판상의 다양한 지점에서의 홀 (Hall) 측정을 진행하였으며 평균적으로 약 3.710 cm2/V·s의 Hall 이동도를 나타내었다. 또한 투과전자현미경, 원자력현미경, 자외-가시광 분광법, 라만분광법, X-선 광전자 분광법 등을 이용하여 플라즈마 공정으로 합성 된 MoS2 박막에 대한 구조적, 형태적, 화학적 특성을 파악함으로써 이전에 합성된 MoS2 또는 bulk 상태의 MoS2와 큰 차이가 없음을 확인할 수 있었다. 현실적인 소자 응용 가능성을 확인하기 위해 폴리이미드 기판 위에 MoS2 기반 플렉서블 습도 센서를 제작하였으며 15% ~ 90%의 상대습도 범위에 대한 우수한 민감도를 나타내었다. 두 번째로, 사불화탄소 (CF4) 유도결합플라즈마 식각기를 이용해 PECVD로 합성된 대면적 극소층 MoS2 박막에 대한 식각 공정법을 개발하였으며 단일층까지 감소하는 현상을 관찰함으로써 MoS2 박막 층수가 효과적으로 제어될 수 있음을 확인하였다. 라만분광법, 원자력현미경 분석을 통해 식각 후 MoS2 박막의 두께를 측정 한 결과 최적화된 공정 조건하에 단일층을 제거하기 위한 CF4 플라즈마 노출 시간은 초기 20초의 잠복시간 후 20초로 나타나 식각 시간에 비례하여 층수가 결정된다는 것을 파악할 수 있었다. 또한 X-선 광전자 분광법을 통해 식각 후 MoS2 박막 층에 남아있는 플루오린 (F) 결함 및 오염요소들을 확인할 수 있었으며 이를 제거 또는 복구하기 위한 후처리 황화수소 플라즈마 공정을 10분간 진행함으로써 층수가 제어 된 완벽한 형태의 MoS2 박막을 얻을 수 있었다.